DLP29007-2018-1: mudanças entre as edições

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Roberto.matos (discussão | contribs)
 
(14 revisões intermediárias por 2 usuários não estão sendo mostradas)
Linha 1: Linha 1:
= Sistemas Embarcados =
= Dispositivos Lógicos Programáveis 2 =


*'''Professor:''' [[Roberto de Matos]]
*'''Professor:''' [[Roberto de Matos]]


*[[Horários dos Cursos do IFSC Campus São José | Horário das aulas e atendimento paralelo]]
*[[Horários dos Cursos do IFSC Campus São José | Horário das aulas e atendimento paralelo]]
*[[STE-EngTel_(Plano_de_Ensino)| Plano de Ensino]].
*[[DLP2-EngTel_(Plano_de_Ensino)| Plano de Ensino]] ('''NÃO OFICIAL - SENDO REVISTO''')


=Material atualizado=
* [http://tele.sj.ifsc.edu.br/~roberto.matos/dlp2/dlp29007-lecture03-efficient_comb_circuits.pdf Lecture 03: Efficient Design of Combinational Circuits] (atualização em andamento)
* [http://tele.sj.ifsc.edu.br/~roberto.matos/dlp2/pratica_cap7.zip Prática Cap. 7]
* [http://tele.sj.ifsc.edu.br/~roberto.matos/dlp2/Labx11.qar Labx11.qar]
* [http://www.macnicadhw.com.br/sites/default/files/documents/downloads/MercurioIV_esquematico.pdf Esquemático Mercúrio]
* Binary to BCD:
** http://www.tkt.cs.tut.fi/kurssit/1426/S12/Ex/ex4/Binary2BCD.pdf
** https://stackoverflow.com/questions/23871792/convert-8bit-binary-number-to-bcd-in-vhdl
** http://vhdlguru.blogspot.com.br/2010/04/8-bit-binary-to-bcd-converter-double.html
** https://eewiki.net/pages/viewpage.action?pageId=60030986
* [[Configuração_e_uso_do_Time_Quest_Analyser | SDC Circuitos Sequenciais]]
* [[.sdc | Exemplo SDC]]


=Material atualizado=
* [http://tele.sj.ifsc.edu.br/~roberto.matos/dlp2/memctrl.vhd FSM Memory Controller]


* [http://tele.sj.ifsc.edu.br/~roberto.matos/dlp2/dlp29007-lecture03-efficient_comb_circuits.pdf Lecture 03: Efficient Design of Combinational Circuits]
=DE2-115=
* [http://tele.sj.ifsc.edu.br/~roberto.matos/dlp2/pratica_cap7.zip Prática Circuitos Combinacionais]
*[[Interfaces_de_entrada_e_sa%C3%ADda_da_DE2-115 | Interfaces de entrada e saída da DE2-115]]
*[[Preparando_para_gravar_o_circuito_lógico_no_FPGA | Preparando para gravar o circuito lógico no FPGA]]

Edição atual tal como às 09h39min de 18 de junho de 2018