Uso de restrições de tempo e exceções no projeto

Restrições de tempo e exceções permitem que você especifique as condições de temporização para a operação correta de seu projeto. É necessário inserir todas restrições no projeto para que o TimeQuest Timing Analyzer produza uma análise de tempo precisa. O TimeQuest Timing Analyzer verifica se seu projeto atende a todas as restrições de tempo especificadas e relata os resultados no Relatório e no Console. Por outro lado, o Fitter usa informações de restrição de tempo para otimizar a colocação do projeto no dispositivo FPGA de destino. É possível especificar todas as restrições de tempo no formato SDC (Synopsys Design Constraints) usando a interface gráfica do usuário, inserindo as restrições diretamente no console ou criando ou editando um arquivo SDC no editor de texto Quartus II.

Um possível caminho para inserir as restrições é utilizando o editor de restrições [File > New > Other Files: Synopsys Design...]. Com o o botão esquerdo do mouse clique sobre o arquivo [Insert Constraint] e insira as restrições que deseja. Ao salvar o arquivo com um nome nome_arquivo.sdc ele passará a indicar as restrições de tempo a serem seguidas no projeto.

Outro caminho é gerar as restrições a partir do TimeQuest Timing Analyzer Specifying Timing Constraints and Exceptions (TimeQuest Timing Analyzer). Após testar as restrições inseridas é necessário escrever as restrições em um arquivo com [Task > Write SDC File]