Predefinição:SST20707-Hidden1

Flip Flop tipo D em VHDL

Comentários:

• O armazenamento de informação no Flip Flop é feito através das seguintes características no código:

• Sendo o processo sensível apenas à CLK, a informação de entrada será avaliada apenas em casos de alteração nesse sinal
• A função rising_edge() certifica que o corpo da instrução IF será executado apenas na borda de subida do clock
• A ausência de uma instrução ELSE evita que outras operações sejam executadas dentro do bloco

• Foi usada a abordagem behavioral ao invés da data-flow.
• A função rising_edge() poderia ser substituída pelo teste abaixo:

if CLK = '1' then