EDI018702 2021 2 AULA01

De MediaWiki do Campus São José
Ir para: navegação, pesquisa

Apresentação

Na unidade curricular Eletrônica Digital I, você aprendeu sobre como funciona um circuito combinacional, constituído por um conjunto de portas lógicas, as quais determinam os valores das saídas diretamente a partir dos valores atuais das entradas, ao contrário dos circuitos sequencias que veremos de agora em diante, não há alterações dos estados do circuito em função do tempo. Portanto em Eletrônica Digital II vamos identificar e resolver problemas que envolvam a variável tempo, cuja solução seja expressa pela lógica binária e implementada através de circuitos eletrônicos digitais sequencias, sejam eles Flip-Flops (FF), Contadores, Registradores ou Memórias.

Sejam muito bem vindos!

Bons Estudos!!

Prof. Douglas A.

Circuitos Sequencias

Os circuitos lógicos dos sistemas digitais podem ser classificados em dois tipos: circuitos combinacionais ou circuitos sequenciais. Um circuito combinacional é constituído de um conjunto de portas lógicas, as quais determinam os valores das saídas diretamente a partir dos valores atuais das entradas.

Um circuito sequencial é composto por um circuito combinacional e elementos de memória. As entradas e as saídas do circuito sequencial estão conectadas somente ao circuito combinacional. Os elementos de memória são circuitos capazes de armazenar informação codificada em binário. Algumas das saídas do circuito combinacional são entradas para os elementos de memória, recebendo o nome de variáveis do próximo estado. Já as saídas dos elementos de memória constituem parte das entradas para o circuito combinacional e recebem o nome de variáveis do estado atual. As conexões entre o circuito combinacional e os elementos de memória configuram o que se costuma chamar laço de realimentação, pois a saída de um bloco é entrada para o outro e vice-versa. A Figura 1 mostra o diagrama de blocos de um circuito sequencial. [2]


Fig1 DIG222802.png

Figura 1 - Diagrama geral de um sistema digital. [1]


A informação armazenada nos elementos de memória num dado instante determina o estado em que se encontra o circuito sequencial. O circuito sequencial recebe informação binária das entradas que, juntamente com a informação do estado atual, determinam os valores das saídas e os valores do próximo estado. Desta forma, fica evidente que as saídas de um circuito sequencial dependem não apenas das entradas, mas também do estado atual, armazenado nos elementos de memória. E o mesmo pode ser dito para as variáveis de próximo estado. Em função deste comportamento sequencial, um circuito sequencial é especificado pela sequência temporal de entradas, saídas e estados internos.

Os circuitos sequenciais podem ser divididos em dois tipos: síncronos e assíncronos.

Síncrono

Um circuito sequencial síncrono utiliza um sinal denominado de relógio (clock) o qual tem a função de cadenciar uma eventual troca de estado. A Figura 2 mostra um exemplo de sinal de relógio. A forma de onda de um sinal de relógio é dita monótona, pois não se altera ao longo do tempo. Nela podem ser identificados a borda de subida, a borda de descida, o nível lógico zero e o nível lógico um. O tempo que decorre para o sinal se repetir é denominado período e é representado por T. Por exemplo, o tempo entre duas bordas de subida sucessivas é igual a T. Da mesma forma, o tempo entre duas bordas de descida sucessivas é igual a T.


Fig2 DIG222802.png

Figura 2 - Exemplo de sinal de relógio (clock).


A frequência de um sinal de relógio, representada por f, é definida como sendo o inverso do período, ou seja:


Para medir-se o período (T), usa-se os múltiplos do segundo: ms, us, ns e ps. Para se medir a frequência, usa-se os múltiplos do hertz: kHz, MHz e GHz. Um hertz equivale a uma vez por segundo.


Exercício de Fixação

Desenhe uma forma de onda que represente um clock de 100kHz.


(os alunos fazem, eles desenham)

Assíncrono

Em um circuito sequencial assíncrono as entradas mudam de acordo com uma ordem, isto faz com que o estado do circuito possa ser alterado a qualquer tempo, como consequência de uma mudança de suas entradas. Os elementos de memória utilizados nos circuitos sequenciais assíncronos apresentam uma capacidade de armazenamento que está associada diretamente ao atraso de propagação dos circuitos que os compõem. Em outras palavras, o tempo que esses circuitos levam para propagar uma mudança de suas entradas até suas saídas pode ser encarado como o tempo durante o qual eles retêm os valores aplicados antes da mudança, e esse fenômeno coincide com o conceito de memória, para os circuitos digitais. Nos circuitos sequenciais assíncronos, os elementos de memória são compostos por portas lógicas que proveem um atraso de propagação com valor adequado para o funcionamento do circuito. Então, um circuito sequencial assíncrono pode ser visto como um circuito combinacional com realimentação. O projeto de circuitos com realimentação apresenta grandes dificuldades, uma vez que seu funcionamento correto é dependente das características temporais dos componentes (portas lógicas e fios). A principal dificuldade provém do fato de que os componentes apresentam atrasos que não são fixos, podendo ser diferentes mesmo para exemplares com mesma função e de um mesmo fabricante. Desta forma, os circuitos sequenciais assíncronos têm sido evitados, sempre que possível, em favor do uso de circuitos sequenciais síncronos.

Latches

Os vários flip-flops existentes se diferenciam pelo número de entradas que possuem e na maneira pela qual tais entradas afetam o estado em que o flip-flop se encontra. Os tipos mais básicos de flip-flops são denominados latches. Os latches operam por níveis dos sinais de entrada (diz-se que são sensíveis a nível) e servem como base na construção dos flip-flops mais sofisticados. Apesar de serem capazes de armazenar informação binária, os latches são pouco utilizados na construção de circuitos seqüenciais síncronos por serem menos práticos do que os flip-flops.

RS

O RS é o latch mais simples que existe. Ele pode ser construído com o uso de duas portas NOR de 2 entradas cada, conectadas conforme mostra a Figura 3. Note que há duas entradas, chamadas R e S, e duas saídas, e . Note também que existe uma conexão entre a saída e a outra entrada da NOR 2. Existe também uma conexão entre a saída e a outra entrada da NOR 1. Conexões entre saída e entrada são denominadas realimentações, e no caso de circuitos digitais, são responsáveis pela propriedade de armazenamento apresentada pelo circuito.

Fig3 DIG222802.png

Figura 3 - Latch RS com portas NOR.


Assim, a análise do funcionamento do latch RS obedecerá a identificação de uma combinação de entradas (passo 1) capaz de determinar o estado do latch de maneira independente do estado anterior (se isso for possível). Desta forma Assumindo o estado determinado no passo 1 como sendo o estado inicial, aplicação de uma nova combinação de entradas para verificar como o circuito se comporta (se muda de estado ou não); Repetição dos passos 1 e 2 para cada combinação de entradas capaz de determinar o estado do circuito de maneira independente. A partir do procedimento anterior encontrar-se-á uma tabela de comportamento denominada tabela de transição de estados (ou simplesmente, tabela de transição), a qual é característica deste latch. Em particular, cada latch e cada flip-flop possui um comportamento que pode ser expresso em termos de uma tabela de transferência que lhe é própria.


R S Q Q\
0 0 Q Q\
0 1 1 0
1 0 0 1
1 1 proibido proibido

Latch RS Controlado

No latch RS uma alteração das entradas R e S pode acarretar uma troca de estado. Porém, em alguns casos pode ocorrer que os sinais conectados às entradas R e S sofram variações não desejadas, sendo válidos somente em alguns intervalos de tempo bem determinados. Nesse caso, seria interessante que houvesse uma entrada de maior prioridade que fosse encarregada de controlar a habilitação do latch, deixando-o sensível ou não aos valores das entradas R e S. A Figura 4 apresenta um latch RS controlado.


Fig4 DIG222802.png

Figura 4 - Latch RS controlado.


C R S Q
0 X X Qa
1 0 0 Qa
1 0 1 1
1 1 0 0
1 1 1 proibido
  • Qa: saída do estado anterior.

Latch D

Para evitar a ocorrência do estado proibido foi criado O latch D que é construído a partir do latch RS, com a colocação de um inversor entre as entradas S e R, assim, fica assegurado que nunca ocorrerá a situação de entradas R=1 e S=1, responsáveis pelo surgimento do estado proibido. Desta forma, a tabela de transição do latch D pode ser derivada da tabela do latch RS controlado, onde as entradas R e S passam a ser a entrada D (com D=S). Duas combinações de entradas desaparecem: uma que resultava na manutenção do estado e outra que resultava no estado proibido. O símbolo do latch D é mostrado na Figura 5.

Fig5 DIG222802.png

Figura 5 - Latch D.

C D Q
0 X Qa
1 0 0
1 1 1

Conforme visto até agora, os latches controlados D e RS são ativados ou controlados pelo nível lógico do sinal de controle. Isso significa que, enquanto o sinal de controle estiver ativando o latch, eventuais variações das entradas D ou R e S serão percebidas pelo latch e este poderá mudar de estado. Essa característica é particularmente imprópria para a construção de circuitos sequenciais síncronos, uma vez que em tais circuitos qualquer troca de estado deve ocorrer de maneira sincronizada com o sinal de relógio.

Flip-Flops

Os flip-flops são elementos de circuito que podem apresentar em seu funcionamento apenas dois estados estáveis. Não existem estados intermediários entre estes dois estados. A aplicação de um sinal de entrada pode mudar o dispositivo de um estado para outro e como a qualquer momento podemos saber qual é o estado em que ele se encontra, é possível considerar este circuito como uma memória capaz de armazenar um bit.

O flip-flop é o elemento básico das chamadas memórias estáticas. Existem diversos tipos de flip-flops encontrados nos circuitos digitais comerciais.


Tipo RS

O Flip-Flop R-S (Reset e Set) funciona da seguinte maneira:

O flip-flop R-S tem duas saídas representadas por Q e Q\, assim, na condição inicial estável Q estará no nível baixo (0) e Q\ estará no nível alto (1). O processo que leva o flip-flop a este estado inicial pronto para funcionar é muito rápido, não demorando mais do que alguns microssegundos. Quando o flip-flop se encontra na situação indicada, com Q=0 e Q\=1, dizemos que ele se encontra "setado". A Figura 1 mostra o símbolo utilizado pelo Flip-Flop RS com clock.


Fig9 DIG222802.png

Figura 1 - Flip-Flop RS com clock.


Assim, estando o flip-flop na condição indicada, se desejarmos mudar o estado, aplicamos o pulso na entrada SET, ficando Q=1 e Q\=0. Desta forma, se desejarmos mudar o estado novamente, aplicamos o pulso na entrada RESET, logo as saídas mudam para Q=0 e Q\=1. A Figura 2 mostra os diagramas de tempo para um FF R-S com clock. Lembre-se que SET e RESET são assíncronos, ou seja, acontecem imediatamente depois de acionados.


Fig7 DIG222802.png

Figura 2 - Diagrama de tempos para o Flip-Flop RS com entrada de clock.


Se a mudança de estado ou disparo (gatilho) ocorre quando o sinal de clock passa de 0 para 1, os flip-flops são denominados "positive edge-triggered", enquanto que, se o disparo ocorre quando o clock vai do nível 1 para 0, ou seja, na queda do nível lógico, os flip-flops são chamados de "negative edge-triggered". Neste tipo de circuito é muito importante levar em conta, num projeto de maior velocidade, os tempos em que todo o processo ocorre. Assim, partindo do diagrama de tempos da Figura 3, vemos que a saída do flip-flop só completa sua mudança de estado depois de um certo tempo, do pulso de clock ter sido aplicado.


Fig8 DIG222802.png

Figura 3 - Tempos do flip-flop R-S.

Dois tempos são importantes neste tipo de circuito.

  • tH: Hold Time ou Tempo de Manutenção é o tempo em que a entrada

deve permanecer ainda no circuito para que seu nível lógico seja reconhecido pelo flip-flop.

  • tS: Setup Time ou tempo em que a entrada do flip-flop deve permanecer

no estado desejado antes da transição do clock que vai provocar a mudança de estado do circuito.

Tipo D

O Flip-Flop tipo D funciona da seguinte maneira: Quando houver variação do clock, o valor guardado na saída do flip-flop será igual ao valor da entrada D (dados) naquele momento.

O circuito do flip-flop do tipo D pode ser construído a partir do circuito do flip-flop RS controlado, basta adicionar uma porta inversora entre R e S fazendo com que as entradas sempre sejam invertidas uma da outra. Desse modo não vamos ter R=0 e S=0 ou R=1 e S=1 o que evita o chamado "estado proibido". A Figura 4 mostra essa configuração.

Fig10 DIG222802.png

Figura 4 - Circuito do flip-flop tipo D utilizando o RS controlado.

FF D
D Q
0 0
1 1


Observe que pelo fato do flip-flop tipo D possuir apenas uma entrada faz com que a sua tabela verdade possua somente duas linhas, já que com uma entrada são possíveis apenas dois valores 0 ou 1. O C, de controle, na verdade se transforma em clock (CK) nas distribuições comerciais, além do possuir preset (PR) e clear (CLR). A Figura 5 apresenta um flip-flop tipo D com preset e clear ativos pela borda de subida do clock (a) e borda de descida do clock (b).


Fig11 DIG222802.png

Figura 5 -Flip-flop tipo D com preset e clear ativos pela: (a) borda de subida e (b) borda de descida do clock.

Tipo JK

No Flip-Flop JK quando houver variação do clock, o valor guardado no flip-flop será alternado se as entradas J e K forem iguais a 1 e será mantido se ambas forem iguais a 0. No caso de serem diferentes, então o valor se tornará 1 se a entrada J (Jump) for 1 e será 0 se a entrada K (Kill) for 1. A Figura 6 mostra o símbolo utilizado para o flip-flop JK.

Fig12 DIG222802.png

Figura 6 - Flip-flop JK com preset e clear.


FF JK
J K Q
0 0 Q
0 1 0
1 0 1
1 1 Q\


O flip-flop JK aprimora o funcionamento do flip-flop RS interpretando a condição S = R = 1 (proibido) como um comando de inversão.

Especificamente, a combinação J = 1, K = 0 é um comando para ativar (set) a saída do flip-flop. A combinação J = 0, K = 1 é um comando para desativar (reset) a saída do flip-flop; e a combinação J = K = 1 é um comando para inverter o flip-flop, trocando o sinal de saída pelo seu complemento.

Tipo T

Assim como se modifica o flip-flop R-S colocando um porta inversora entre as entradas R e S para criar o flip-flop tipo D, podemos fazer um curto-circuito entre J e K e o flip-flop J-K se torna um flip-flop T. A Figura 7 apresenta como transformar um flip-flop do tipo JK em tipo T.

Fig13 DIG222802.png

Figura 7 - Transformando flip-flip JK em T.

FF T
T Q
0 Q
1 Q\

O flip-flop tipo T funciona da seguinte forma: Quando houver variação do clock, o valor guardado no flip-flop será alternado ou mantido dependendo se o valor na entrada T (Toggle) for 1 ou 0. Assim, quando T=1 a saída vai para Q\ e quando T=0 a saída permanece como estava.

Desafios no Grupo

[1] Qual a frequência de um sinal de clock que possui 5ms de período?


Revisão
Unidades de medida:
Tensão: V ou volt(s)
Corrente elétrica: A ou ampere(s)
Potência: W ou watt(s)
Tempo/periodo: s ou segundo(s)
Frequência: Hz ou hertz
Para lembrar!
Multiplos
Fator Símbolo Prefixo
1012 T tera
109 G giga
106 M mega
103 k kilo (quilo)
100 (é unidade)
10-3 m mili
10-6 µ micro
10-9 n nano
10-12 p pico


Exemplo1
Meu chuveiro elétrico tem potência de 5400W. Mesmo que 5,4kW. Mesmo que 5400 watts.
Exemplo2
A rádio está sintonizada na frequência 100,9MHz. Mesmo que 100.900.000 hertz. Mesmo que 100.900kHz.

Referências

[1] TOCCI, Ronald J.; WIDMER N. S.; GREGOGRY L. M. Sistemas digitais: princípios e aplicações. São Paulo: Prentice Hall, 2003.

[2] http://www.inf.ufsc.br/~guntzel/isd/isd4.pdf

[3] http://www.cburch.com/logisim/docs/2.7/pt/html/libs/mem/flipflops.html



Icone voltar.png Icone menu.png Icone prox.png