Mudanças entre as edições de "Usuário:Lucas.lv"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 16: Linha 16:
 
* Ler o Projeto enviado pelo Email
 
* Ler o Projeto enviado pelo Email
 
* Ler o artigo "FPGA Implementation of a Hybrid Sensorless Control of SMPMSM in the Whole Speed Range" focado na parte do HDL Coder.
 
* Ler o artigo "FPGA Implementation of a Hybrid Sensorless Control of SMPMSM in the Whole Speed Range" focado na parte do HDL Coder.
 +
* Para os estudos de VHDL utilizar o software Quartus II, usando o [[Acesso ao IFSC-CLOUD]]
  
 
== Relatórios semanais de atividades==
 
== Relatórios semanais de atividades==

Edição das 14h58min de 3 de agosto de 2015

<googlecalendar>? title=Hor%C3%A1rios%20-%20Lucas%20Lucindo%20Vieira&height=600&wkst=2&bgcolor=%23ffffff&src=l4i7eehpi9ota1bgm936hpddrk%40group.calendar.google.com&color=%23711616&ctz=America%2FSao_Paulo" style=" border-width:0 " width="800" height="600" frameborder="0" scrolling="no"></googlecalendar>


Implementação de Sistemas de Telecomunicações Digitais Utilizando Simulink e HDL Coder

Página do projeto:- Implementação de Sistemas de Telecomunicações Digitais Utilizando Simulink e HDL Coder.

Professor orientador - Marcos Moecke

Reunião Semanal de Orientação - Quinta-feira das 10h30 as 11h45.

Orientações

  • Formatar a pagina do projeto baseado em [1]
  • Estudar os PLDs e VHDL (Cap 18 e 19 do Pedroni).
  • Ler o Projeto enviado pelo Email
  • Ler o artigo "FPGA Implementation of a Hybrid Sensorless Control of SMPMSM in the Whole Speed Range" focado na parte do HDL Coder.
  • Para os estudos de VHDL utilizar o software Quartus II, usando o Acesso ao IFSC-CLOUD

Relatórios semanais de atividades

Relatório semanal de atividades - 03/08/15 - 07/08/15