Mudanças entre as edições de "SST20707-2013-2"
Ir para navegação
Ir para pesquisar
| Linha 13: | Linha 13: | ||
*[[Introdução a linguagem VHDL]] | *[[Introdução a linguagem VHDL]] | ||
| − | = | + | = 1ª Aula: Apresentação = |
* Apresentação do professor. | * Apresentação do professor. | ||
* Apresentação dos alunos: Nome, perfil, preferências, etc. | * Apresentação dos alunos: Nome, perfil, preferências, etc. | ||
Edição das 19h07min de 26 de agosto de 2013
Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2
Professor: Roberto de Matos
Encontros: 3ª feira 9:40 e 6ª feira 7:30
Atendimento paralelo: 4ª feira das 13:30 às 15:20.
Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
1ª Aula: Apresentação
- Apresentação do professor.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico