Mudanças entre as edições de "SST20707-2013-2"
Ir para navegação
Ir para pesquisar
(Criou página com '= Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2 = '''Professor:''' Roberto de Matos <!--<br>'''Lista de email (forum):''' sst-csttel@googlegroups.com-->...') |
|||
| Linha 21: | Linha 21: | ||
** Histórico | ** Histórico | ||
| − | + | [[Media:Slides Aula 1]] | |
Edição das 19h04min de 26 de agosto de 2013
Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2
Professor: Roberto de Matos
Encontros: 3ª feira 9:40 e 6ª feira 7:30
Atendimento paralelo: 4ª feira das 13:30 às 15:20.
Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
Aula 1: Apresentação
- Apresentação do professor.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico