SST20707-2013-1

Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2

Professor: Roberto de Matos
Encontros: 3a feira 9:40 e 6a feira 7:30
Atendimento paralelo: 4a de 13:30 às 15:20.

• Ementa e referências bibliográficas

Assuntos trabalhados

• Introdução aos dispositivos lógicos programáveis
• Introdução à tecnologia FPGA
• Introdução a linguagem VHDL
• Estrutura da linguagem
• Códigos VHDL para uso nas Aulas
• Aritmética com vetores em VDHL
• Geração automática de TestBench para projetos VHDL
• Inicialização de memória com arquivos .MIF e .HEX
• Exemplo de uso de memória para a geração de sinais
  • Tipos de dados no VHDL;
  • Processos
  • Hierarquia
• Aritmética computacional
• Alguns Exemplos de VHDL

• http://en.wikibooks.org/wiki/VHDL_for_FPGA_Design
• http://fpgacenter.com/digit_dsgn/index.php
• http://fpga-dsp-scratch.blogspot.com.br/2008/08/vhdl-part-29-priority-encoder.html

Aula 1: Apresentação

• Apresentação do professor.
• Apresentação da disciplina: conteúdo, bibliografia e avaliação.
• Apresentação dos alunos: Nome, perfil, preferências, etc.
• Aula Introdutória:
  • Por que dispositivos lógicos programáveis?
  • Histórico