Mudanças entre as edições de "SST20707-2013-1"
Ir para navegação
Ir para pesquisar
| Linha 3: | Linha 3: | ||
'''Professor:''' [[Roberto de Matos]] | '''Professor:''' [[Roberto de Matos]] | ||
<!--<br>'''Lista de email (forum):''' sst-csttel@googlegroups.com--> | <!--<br>'''Lista de email (forum):''' sst-csttel@googlegroups.com--> | ||
| − | <br>'''Encontros:''' | + | <br>'''Encontros:''' 3ª feira 9:40 e 6ª feira 7:30 |
| − | <br>'''Atendimento paralelo:''' | + | <br>'''Atendimento paralelo:''' 4ª de 13:30 às 15:20. |
* [[Síntese de Sistemas de Telecomunicações |Ementa e referências bibliográficas]] | * [[Síntese de Sistemas de Telecomunicações |Ementa e referências bibliográficas]] | ||
Edição das 00h50min de 16 de agosto de 2013
Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2
Professor: Roberto de Matos
Encontros: 3ª feira 9:40 e 6ª feira 7:30
Atendimento paralelo: 4ª de 13:30 às 15:20.
Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
Aula 1: Apresentação
- Apresentação do professor.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico
- Próxima aula: Leitura das seções 19.1 e 19.2 do Pedroni.