Mudanças entre as edições de "SST20707-2013-1"
Ir para navegação
Ir para pesquisar
Linha 12: | Linha 12: | ||
*[[Introdução à tecnologia FPGA ]] | *[[Introdução à tecnologia FPGA ]] | ||
*[[Introdução a linguagem VHDL]] | *[[Introdução a linguagem VHDL]] | ||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
= Aula 1: Apresentação = | = Aula 1: Apresentação = | ||
− | |||
* Apresentação do professor. | * Apresentação do professor. | ||
* Apresentação da disciplina: conteúdo, bibliografia e avaliação. | * Apresentação da disciplina: conteúdo, bibliografia e avaliação. |
Edição das 00h42min de 16 de agosto de 2013
Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2
Professor: Roberto de Matos
Encontros: 3a feira 9:40 e 6a feira 7:30
Atendimento paralelo: 4a de 13:30 às 15:20.
Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
Aula 1: Apresentação
- Apresentação do professor.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico