Mudanças entre as edições de "SST-CSTTel (página)"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 3: Linha 3:
  
 
== Atividades de Avaliação ==
 
== Atividades de Avaliação ==
 +
<!--
 
*'''Atividade 3 - Projeto de decodificador de BCD para 7 segmentos'''.  Implementar a arquitetura em 4 versões: lógica pura, código concorrente, código sequencial, e memória ROM.  Deve ser usado uma única entidade com 4 arquiteturas.   
 
*'''Atividade 3 - Projeto de decodificador de BCD para 7 segmentos'''.  Implementar a arquitetura em 4 versões: lógica pura, código concorrente, código sequencial, e memória ROM.  Deve ser usado uma única entidade com 4 arquiteturas.   
 
:*Enviar o arquivo .qar e o arquivo de teste .do para moecke@ifsc.edu.br até dia 7/mai/2012.  
 
:*Enviar o arquivo .qar e o arquivo de teste .do para moecke@ifsc.edu.br até dia 7/mai/2012.  
Linha 15: Linha 16:
 
:*Trabalho individual: Gustavo; Christiane; Emanuel; Felipe;
 
:*Trabalho individual: Gustavo; Christiane; Emanuel; Felipe;
 
:* Cada membro da equipe deverá conhecer cada bloco do sistema, pois será feita uma avaliação sobre o sistema implementado.
 
:* Cada membro da equipe deverá conhecer cada bloco do sistema, pois será feita uma avaliação sobre o sistema implementado.
 
+
-->
 
== Assuntos trabalhados ==
 
== Assuntos trabalhados ==
 
*[[Introdução aos dispositivos lógicos programáveis]]
 
*[[Introdução aos dispositivos lógicos programáveis]]

Edição das 23h13min de 2 de outubro de 2012

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES


Ementa e referências bibliográficas

Atividades de Avaliação

Assuntos trabalhados

Instalação de driver USB para programação via JTAG de FPGA ALTERA - Deve ser feito uma vez na maquina onde será usado o programador da ALTERA (Embutido no Quartus II)
Página da Altera
Getting Started User Guide
Stratix II EP2S60 DSP - Development Board
Folha de Errata da Documentação
A Altera disponibiliza os arquivos de configuração .qsf para estes kits DE0, DE1 e DE2

Links de auxílio

Referencias On-line

Dispositivos DSP

Dispositivos FPGA

Dispositivos PLD

Dispositivos CPLD

Simulador Modelsim

force
for
addwave

Novas Tecnologias

Referencia para VHDL

Grupos de Discussão em Telecomunicações

Trabalhos de alunos

Links Externos



VOLTAR para o Portal de Telecomunicações
Grade do Curso Superior de Tecnologia em Sistemas de Telecomunicações
Horários