Mudanças entre as edições de "Predefinição:SST20707-Hidden1"
Ir para navegação
Ir para pesquisar
| Linha 1: | Linha 1: | ||
| − | + | <!-- ERRO: Esta página precisa ser liberada pelo professor!--> | |
| − | |||
[[Imagem:SST_FlipFlop_VHDL1.png|thumb|Flip Flop tipo D em VHDL|500px|center]] | [[Imagem:SST_FlipFlop_VHDL1.png|thumb|Flip Flop tipo D em VHDL|500px|center]] | ||
<br style="clear:both;"> | <br style="clear:both;"> | ||
| Linha 19: | Linha 18: | ||
</syntaxhighlight> | </syntaxhighlight> | ||
| − | |||
| − | |||
Edição atual tal como às 14h31min de 7 de abril de 2015
Comentários:
- O armazenamento de informação no Flip Flop é feito através das seguintes características no código:
- Sendo o processo sensível apenas à CLK, a informação de entrada será avaliada apenas em casos de alteração nesse sinal
- A função rising_edge() certifica que o corpo da instrução IF será executado apenas na borda de subida do clock
- A ausência de uma instrução ELSE evita que outras operações sejam executadas dentro do bloco
- Foi usada a abordagem behavioral ao invés da data-flow.
- A função rising_edge() poderia ser substituída pelo teste abaixo:
if CLK = '1' then