Mudanças entre as edições de "FPGA eLab: Plataforma de Desenvolvimento Avançado para Ensino e Pesquisa"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
 
(4 revisões intermediárias pelo mesmo usuário não estão sendo mostradas)
Linha 6: Linha 6:
 
*'''Resultado do edital''': [[media: resultado_edital03_2023SJE.pdf |EDITAL Nº 03/2023/CHAMADA INTERNA - RESULTADO]]
 
*'''Resultado do edital''': [[media: resultado_edital03_2023SJE.pdf |EDITAL Nº 03/2023/CHAMADA INTERNA - RESULTADO]]
 
*'''Bolsistas''': 2 bolsas de 20 horas semanais, no valor de R$ 700,00, com duração de 4 meses.
 
*'''Bolsistas''': 2 bolsas de 20 horas semanais, no valor de R$ 700,00, com duração de 4 meses.
 +
*'''Prazo para execução''': 21 de agosto a 21 de dezembro de 2023
 +
:* Jamilly da Silva Pinheiro, [[G5: FPGA eLab: Registro Diário/Semanal - Jamilly da Silva Pinheiro]]
 +
:* João Pedro Menegali Salvan Bitencourt, [[G5: FPGA eLab: Registro Diário/Semanal - João Pedro Menegali Salvan Bitencourt]]
 +
:* TCC de Matheus Medeiros, [[G5: FPGA eLab: Registro atividades - Matheus Medeiros]]
 +
<!--
 
*'''Inscrição''':  Envie um email para prof. Marcos Moecke, informando seu nome, e anexando o histórico escolar (você consegue obter diretamente no SIGAA).
 
*'''Inscrição''':  Envie um email para prof. Marcos Moecke, informando seu nome, e anexando o histórico escolar (você consegue obter diretamente no SIGAA).
 
*'''Prazo''': Serão aceitas inscrições até o dia 16/08.   
 
*'''Prazo''': Serão aceitas inscrições até o dia 16/08.   
 +
-->
 +
*'''Requisitos''': Os bolsistas devem possuir interesse em programação, configuração de elementos de rede e podem ser estudantes de qualquer fase dos cursos de Engenharia de Telecomunicações, CST em Análise e Desenvolvimento de Sistemas (ADS) ou estar nas últimas fases do curso Técnico de Telecomunicações. Além disso, é preferível que tenham facilidade de leitura de textos em inglês, já que parte dos recursos e documentações relacionadas à FPGA e configuração de redes podem estar nesse idioma.
  
−
*'''Requisitos''': Os bolsistas devem possuir interesse em programação, configuração de elementos de rede e podem ser estudantes de qualquer fase dos cursos de Engenharia de Telecomunicações, CST em Análise e Desenvolvimento de Sistemas (ADS) ou estar nas últimas fases do curso Técnico de Telecomunicações. Além disso, é preferível que tenham facilidade de leitura de textos em inglês, já que parte dos recursos e documentações relacionadas à FPGA e configuração de redes podem estar nesse idioma.
 
−
*'''Prazo para execução''': 21 de agosto a 21 de dezembro de 2023
 
 
*'''Requisitos e compromissos do bolsista do projeto''':
 
*'''Requisitos e compromissos do bolsista do projeto''':
 
:*A carga horária semanal do(a) bolsista será de 20h semanais, confirmado com o registro em folha de frequência, sob a responsabilidade do coordenador do projeto.
 
:*A carga horária semanal do(a) bolsista será de 20h semanais, confirmado com o registro em folha de frequência, sob a responsabilidade do coordenador do projeto.
Linha 17: Linha 22:
 
:*O(A) bolsista não pode ter vínculo empregatício.
 
:*O(A) bolsista não pode ter vínculo empregatício.
 
:*Dispor das 20 (vinte) horas semanais para o desenvolvimento das atividades de pesquisa, assim como na preparação de relatórios, pôsteres, resumos e artigos científicos, de acordo com a orientação do coordenador do projeto.
 
:*Dispor das 20 (vinte) horas semanais para o desenvolvimento das atividades de pesquisa, assim como na preparação de relatórios, pôsteres, resumos e artigos científicos, de acordo com a orientação do coordenador do projeto.
−
:*Fazer referência, nas publicações e nos trabalhos apresentados, à condição de bolsista do IFSC;
 
−
:*Participar de todos os eventos, internos e externos, de divulgação dos projetos do IFSC, quando solicitado pelo coordenador do projeto ou da Pesquisa  do Câmpus São José;
 
−
:*Registrar mensalmente assinatura,  em folha de frequência todos os dias trabalhados,  colher a assinatura do coordenador do projeto e entregar na Coordenadoria de Pesquisa no primeiro dia útil do mês seguinte;
 
 
:*Devolver ao IFSC, via Guia de Recolhimento da União (GRU), em valores atualizados, a(s) mensalidade(s) recebida(s) indevidamente, caso as obrigações deste Termo de Compromisso e do respectivo edital não sejam cumpridas.
 
:*Devolver ao IFSC, via Guia de Recolhimento da União (GRU), em valores atualizados, a(s) mensalidade(s) recebida(s) indevidamente, caso as obrigações deste Termo de Compromisso e do respectivo edital não sejam cumpridas.
  
Linha 29: Linha 31:
 
*[https://www.intel.com/content/www/us/en/developer/videos/remote-access-to-fpga-lab.html LabsLand] - FPGA (INTEL)
 
*[https://www.intel.com/content/www/us/en/developer/videos/remote-access-to-fpga-lab.html LabsLand] - FPGA (INTEL)
 
*[https://jesuegraciliano.wordpress.com/2018/03/22/visir-ifsc/ Projeto VISIR] - eletrônica analógica (IFSC)
 
*[https://jesuegraciliano.wordpress.com/2018/03/22/visir-ifsc/ Projeto VISIR] - eletrônica analógica (IFSC)
 +
 +
;Documentos e publicações:
 +
*Apresentação do pôster [[media: FPGA_eLab_20SNCT.pdf | FPGA eLab: Plataforma de Desenvolvimento Avançado para Ensino e Pesquisa]] na 20ª SNCT - Semana Nacional de Ciência e Tecnologia do Câmpus São José, de 17 e 18 de outubro de 2023.
 +
*Medeiros, Mateus. [https://wiki.sj.ifsc.edu.br/images/0/0e/Projeto_de_TCC_MATHEUS_MEDEIROS.pdf Aplicativo Progressive Web App para Interação, Gerenciamento e Monitoramento com o Laboratório Remoto de FPGAs (eLab FPGA)]. Projeto de TCC, curso de Engenharia de Telecomunicações, 2023.
 +
*[[media: RT_FPGA_eLab_PlacaEntradas.pdf | Relatório técnico do eLab: Placa de acionamento de entradas]]
 +
*[[media: RT_FPGA_eLab_InterfaceGerencia.pdf | Relatório técnico do eLab: Interface de Gerência]]
 +
*[https://drive.google.com/drive/folders/12fx6ArBu0FKp5eh7plmjRc71C9J_ykgp Gdrive do projeto]
 +
*[https://github.com/orgs/eLab-FPGA/repositories Repositório de códigos e arquivos no github]

Edição atual tal como às 17h16min de 27 de fevereiro de 2024

Resumo

A proposta é de desenvolver uma plataforma remota de desenvolvimento para FPGA, trazendo benefícios para a instituição, docentes e estudantes. A plataforma permitirá acesso a diversos kits de desenvolvimento FPGA e ferramentas em nuvem, reduzindo custos e facilitando o gerenciamento de recursos. Docentes poderão realizar atividades práticas de ensino em FPGA em ambientes remotos, e estudantes terão acesso a um amplo conjunto de kits sem investimento pessoal. O projeto visa criar um protótipo com ferramentas em nuvem, verificação de bit streams, controle de acesso, feedback em tempo real e placa para acionamento remoto das entradas dos kits comerciais. O resultado será formar profissionais mais qualificados e preparados para o mercado de trabalho.

Dados gerais
  • Requisitos: Os bolsistas devem possuir interesse em programação, configuração de elementos de rede e podem ser estudantes de qualquer fase dos cursos de Engenharia de Telecomunicações, CST em Análise e Desenvolvimento de Sistemas (ADS) ou estar nas últimas fases do curso Técnico de Telecomunicações. Além disso, é preferível que tenham facilidade de leitura de textos em inglês, já que parte dos recursos e documentações relacionadas à FPGA e configuração de redes podem estar nesse idioma.
  • Requisitos e compromissos do bolsista do projeto:
  • A carga horária semanal do(a) bolsista será de 20h semanais, confirmado com o registro em folha de frequência, sob a responsabilidade do coordenador do projeto.
  • Ser aluno(a) regularmente matriculado em cursos do IFSC, durante o período que compreende a execução do projeto;
  • É vedado o acúmulo de bolsas, o(a) bolsista não pode estar recebendo outra bolsa de pesquisa, extensão ou monitoria (salvo bolsas provenientes da assistência estudantil – PAEVs);
  • O(A) bolsista não pode ter vínculo empregatício.
  • Dispor das 20 (vinte) horas semanais para o desenvolvimento das atividades de pesquisa, assim como na preparação de relatórios, pôsteres, resumos e artigos científicos, de acordo com a orientação do coordenador do projeto.
  • Devolver ao IFSC, via Guia de Recolhimento da União (GRU), em valores atualizados, a(s) mensalidade(s) recebida(s) indevidamente, caso as obrigações deste Termo de Compromisso e do respectivo edital não sejam cumpridas.
Ficar também atento a
  • Entrega do relatório final, com a planilha de gastos, via SIGAA: Até 28 de fevereiro de 2024
  • Envio do comprovante de apresentação de resultado: Até 28 de julho de 2024
Projeto similar
Documentos e publicações
Disponível em “https://wiki.sj.ifsc.edu.br/index.php?title=FPGA_eLab:_Plataforma_de_Desenvolvimento_Avançado_para_Ensino_e_Pesquisa&oldid=193614”