DLP29007-2019-1

Dispositivos Lógicos Programáveis 2

• Professor: Roberto de Matos

• Horário das aulas e atendimento paralelo
• Plano de Ensino

Aula 11/02/2019 – Aula Cancelada

• Afastamento visita técnica.

Aula 15/02/2019 – Apresentação

• Apresentação do professor.
• Apresentação da disciplina.
• Projetos com FPGA

Aula 18/02/2019 – Complexidade e Projeto de Sistemas Digitais

• Exemplo uC vs. FPGA
• Notas de Aula:
  • Lecture 01: Complexity Mangement and the Design of Complex Digital Systems

Aula 25/02/2019 – Tempos de Propagação e Logic Lock

• Medição de tempos de propagação em circuitos combinacionais
• Uso de Logic Lock para definir a área a ser ocupada pelo circuito

Aula 28/02/2019 – Tempos de Propagação e Logic Lock (cont.)

• Definir tempos de propagação para os seguintes casos:
  • Circuito original
  • Constraint de Tempo
  • Logic lock original
  • Logic lock com Constraint de Tempo

• Para cada circuito acima fazer a análise do delay:
  • Dos pinos de entrada até a saída
  • Da "entrada" até a "saída" do circuito

Aula 11/03/2019 – Prática Signal Tap

• Configuração e uso do Signal Tap
• Labx11.qar
• Esquemático Mercúrio

• PROBLEMA: /etc/udev/rules.d/altera-usb-blaster.rules

Aula 15/03/2019 – Síntese do VHDL

• Lecture 02: Synthesis of VHDL Code
• Concepção dos operadores em VHDL
• Criação da tabela de operadores