Mudanças entre as edições de "DLP29007-2019-1"
Ir para navegação
Ir para pesquisar
Linha 38: | Linha 38: | ||
**Dos pinos de entrada até a saída | **Dos pinos de entrada até a saída | ||
**Da "entrada" até a "saída" do circuito | **Da "entrada" até a "saída" do circuito | ||
+ | |||
+ | |||
+ | =Aula 11/03/2019 – Prática Signal Tap = | ||
+ | |||
+ | * [[Configuração e uso do Signal Tap]] | ||
+ | * [http://tele.sj.ifsc.edu.br/~roberto.matos/dlp2/Labx11.qar Labx11.qar] |
Edição das 09h52min de 11 de março de 2019
Dispositivos Lógicos Programáveis 2
- Professor: Roberto de Matos
Aula 11/02/2019 – Aula Cancelada
- Afastamento visita técnica.
Aula 15/02/2019 – Apresentação
- Apresentação do professor.
- Apresentação da disciplina.
- Projetos com FPGA
Aula 18/02/2019 – Complexidade e Projeto de Sistemas Digitais
- Exemplo uC vs. FPGA
- Notas de Aula:
Aula 25/02/2019 – Tempos de Propagação e Logic Lock
- Medição de tempos de propagação em circuitos combinacionais
- Uso de Logic Lock para definir a área a ser ocupada pelo circuito
Aula 28/02/2019 – Tempos de Propagação e Logic Lock (cont.)
- Definir tempos de propagação para os seguintes casos:
- Circuito original
- Constraint de Tempo
- Logic lock original
- Logic lock com Constraint de Tempo
- Para cada circuito acima fazer a análise do delay:
- Dos pinos de entrada até a saída
- Da "entrada" até a "saída" do circuito