Mudanças entre as edições de "DLP29007-2018-2"
Ir para navegação
Ir para pesquisar
| Linha 30: | Linha 30: | ||
* [[Medição de tempos de propagação em circuitos combinacionais]] | * [[Medição de tempos de propagação em circuitos combinacionais]] | ||
* [[Uso de Logic Lock para definir a área a ser ocupada pelo circuito]] | * [[Uso de Logic Lock para definir a área a ser ocupada pelo circuito]] | ||
| + | |||
| + | |||
| + | =Aula 5 (17/08/2018) – Tempos de Propagação (cont.) e Complexidade = | ||
| + | * Como desconsiderar o tempo de propagação de entrada e saída. | ||
| + | * [http://docente.ifsc.edu.br/arliones.hoeller/dlp2/slides/dlp29007-lecture02-synthesis.pdf Lecture 02: Synthesis of VHDL Code] | ||
Edição das 15h56min de 17 de agosto de 2018
Dispositivos Lógicos Programáveis 2
- Professor: Roberto de Matos
- Horário das aulas e atendimento paralelo
- Plano de Ensino (NÃO OFICIAL - SENDO REVISTO)
Aula 1 (27/07/2018) – Apresentação
- Apresentação do professor.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Apresentação da disciplina.
- Projetos com FPGA
Aula 2 (03/08/2018) – Complexidade e Projeto de Sistemas Digitais
Aula 3 (06/08/2018) – Prática Signal Tap
- Finalização do assunto sobre complexidade
Aula 4 (10/08/2018) – Tempos de Propagação e Logic Lock
- Medição de tempos de propagação em circuitos combinacionais
- Uso de Logic Lock para definir a área a ser ocupada pelo circuito
Aula 5 (17/08/2018) – Tempos de Propagação (cont.) e Complexidade
- Como desconsiderar o tempo de propagação de entrada e saída.
- Lecture 02: Synthesis of VHDL Code