Mudanças entre as edições de "DLP29006-Engtelecom (Diário) - Prof. Marcos Moecke"
Ir para navegação
Ir para pesquisar
Linha 48: | Linha 48: | ||
::* [https://en.wikipedia.org/wiki/Field-programmable_gate_array#Major_manufacturers FPGA Major manufacturers] | ::* [https://en.wikipedia.org/wiki/Field-programmable_gate_array#Major_manufacturers FPGA Major manufacturers] | ||
::* [http://www.vhdl.us/book/Pedroni_VHDL_3E_Chapter4.pdf Review of Field Programmable Gate Arrays (FPGAs)] by Volnei A. Pedroni | ::* [http://www.vhdl.us/book/Pedroni_VHDL_3E_Chapter4.pdf Review of Field Programmable Gate Arrays (FPGAs)] by Volnei A. Pedroni | ||
− | + | ||
− | ;Aula 3 ( | + | ;Aula 3 (7 abr.): |
* Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O | * Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O | ||
{{collapse top | Exemplos de FPGA}} | {{collapse top | Exemplos de FPGA}} | ||
Linha 91: | Linha 91: | ||
;Curiosidades do mundo digital: | ;Curiosidades do mundo digital: | ||
*[https://www.computerhistory.org/siliconengine/timeline/ The Silicon Engine Timeline] | *[https://www.computerhistory.org/siliconengine/timeline/ The Silicon Engine Timeline] | ||
− | + | ||
{{collapse bottom}} | {{collapse bottom}} | ||
<!-- | <!-- |
Edição das 13h39min de 7 de abril de 2022
Registro on-line das aulas
Unidade 1 - Introdução a disciplina
- 3 ENCONTROS
Unidade 1 - Introdução a disciplina | ||||
---|---|---|---|---|
|
|}
-->
|}
-->