Mudanças entre as edições de "DLP29006-Engtelecom (Diário) - Prof. Marcos Moecke"
Ir para navegação
Ir para pesquisar
Linha 2 510: | Linha 2 510: | ||
</syntaxhighlight> | </syntaxhighlight> | ||
− | |||
− | |||
− | |||
− | |||
− | |||
*FUNCTION e PROCEDURE (são chamados de subprogramas), e podem ser construídos em um PACKAGE, ENTITY, ARCHITECTURE, ou PROCESS. | *FUNCTION e PROCEDURE (são chamados de subprogramas), e podem ser construídos em um PACKAGE, ENTITY, ARCHITECTURE, ou PROCESS. | ||
Linha 2 739: | Linha 2 734: | ||
* Mapear os pinos do FPGA para fazer o teste de funcionamento com um baud-rate de 1bit/s, entrada chaves, saídas leds. | * Mapear os pinos do FPGA para fazer o teste de funcionamento com um baud-rate de 1bit/s, entrada chaves, saídas leds. | ||
--> | --> | ||
− | + | <!-- | |
; Aula 43 e 44 (12 mar) (presencial - Sábado 8h00 as 11h30): | ; Aula 43 e 44 (12 mar) (presencial - Sábado 8h00 as 11h30): | ||
*AE12 - Laboratório de programação de FPGA - Relógio Digital de 24 horas | *AE12 - Laboratório de programação de FPGA - Relógio Digital de 24 horas | ||
Linha 2 869: | Linha 2 864: | ||
:#Acrescente os novos arquivos no projeto e salve o novo .qar | :#Acrescente os novos arquivos no projeto e salve o novo .qar | ||
--> | --> | ||
+ | <!-- | ||
; Aula 45 (15 mar): | ; Aula 45 (15 mar): | ||
* Projeto de FSM temporizadas (nas quais as transições são ativadas também pelo tempo). | * Projeto de FSM temporizadas (nas quais as transições são ativadas também pelo tempo). | ||
Linha 2 999: | Linha 2 995: | ||
*[[Media:VHDL1164_QRC-Qualis.pdf | VHDL 1164 PACKAGES QUICK REFERENCE CARD]] Qualis | *[[Media:VHDL1164_QRC-Qualis.pdf | VHDL 1164 PACKAGES QUICK REFERENCE CARD]] Qualis | ||
--> | --> | ||
+ | <!-- | ||
*[[Media:VHDL_QRC-SynthWorks.pdf | VHDL Quick Reference]] - SynthWorks | *[[Media:VHDL_QRC-SynthWorks.pdf | VHDL Quick Reference]] - SynthWorks | ||
*[[Media:VHDL_Type_Operators_QR-SynthWorks.pdf | VHDL Types and Operators Quick Reference]] - SynthWorks | *[[Media:VHDL_Type_Operators_QR-SynthWorks.pdf | VHDL Types and Operators Quick Reference]] - SynthWorks |
Edição das 15h43min de 5 de abril de 2022
Registro on-line das aulas
Unidade 1 - Introdução a disciplina
- 3 ENCONTROS
Unidade 1 - Introdução a disciplina | ||
---|---|---|
|
|}
-->
|}
-->