Mudanças entre as edições de "DLP29006-Engtelecom(2020-2) - Prof. Marcos Moecke"
Ir para navegação
Ir para pesquisar
(→ATUAL) |
|||
Linha 56: | Linha 56: | ||
;Aula 3 (12 nov): | ;Aula 3 (12 nov): | ||
* Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O | * Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O | ||
− | {{fig|1.7|Tecnologias usadas na | + | {{fig|1.7|Tecnologias usadas na configuração de DLPs| FPGA_programming.png| 800 px | https://www.sciencedirect.com/topics/computer-science/one-time-programmable }} |
:* Vizualização no Chip Planner de um projeto. (importante todos alunos terem [[Acesso ao IFSC-CLOUD (NUVEM)]] | :* Vizualização no Chip Planner de um projeto. (importante todos alunos terem [[Acesso ao IFSC-CLOUD (NUVEM)]] | ||
:* Siga o procedimento descrito em: [[Conhecendo os dispositivos lógicos programáveis]] | :* Siga o procedimento descrito em: [[Conhecendo os dispositivos lógicos programáveis]] |
Edição das 08h53min de 12 de novembro de 2020
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Registro on-line das aulas
Unidade 1 - Introdução a disciplina
- 3 AULAS
Unidade 1 - Introdução a disciplina | ||
---|---|---|
ATUAL
Figura 1.7 - Tecnologias usadas na configuração de DLPs
|