Mudanças entre as edições de "DLP29006-Engtelecom(2018-1) - Prof. Marcos Moecke"

Edição das 14h39min de 16 de fevereiro de 2018

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES

Registro on-line das aulas

Unidade 1 - Introdução

Unidade 1 - Inicialização

Aula 1 (16 fev)

Apresentação da disciplina
Autoinscrição na Plataforma Moodle de DLP29006 (engtelecom)

Introdução aos dispositivos lógicos programáveis:

Conceito, tipos de PLDs

SPLD: PAL, PLA e GAL
CPLDs

Exemplos de PLDs

Figura 1.1 - Macrobloco do PLD EP300 da ALTERA FONTE: https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html

Figura 1.2 - Macrocélula dos PLDs Clássicos EP600, EP900, EP1800 da ALTERA (1999) FONTE: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ds/archives/classic.pdf

Figura 1.3 - Architetura do PLD EP1800 da ALTERA FONTE: https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html FONTE: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ds/archives/classic.pdf

Figura 1.5 - Pinagem e tipos de encapsulamento do PLD EP1800 da ALTERA FONTE: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ds/archives/classic.pdf FONTE:

Figura 1.6 - Architetura do CPLD MAX 5000 da ALTERA FONTE: https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html

Preços

ALTERA, ARROW,Digikey

Fabricantes de DLPs/FPGAs e familias de DLPs atuais.

ALTERA - Stratix, Arria, Cyclone, Max
Xilinx - Virtex, Kintex, Artix, Zynq (SoC)
Microsemi - Igloo
Lattice - ECP, iCE, Mach

Ler In the beginning - ALTERA
Ler ALTERA history

Avaliações

Avaliação A1 - Unidade 2 a 4 (XX/XX/2018) - Local: Lab Redes II.
Avaliação A2 - Unidade 5 a 7 (XX/XX/2018) - Local: Lab Redes II.

As avaliações A1 e A2 são com consulta apenas as folhas de consulta entregues VHDL QUICK REFERENCE CARD e VHDL 1164 PACKAGES QUICK REFERENCE CARD, e as tabelas das figuras 3.6, 3.10 e 4.1 do livro do Pedroni. Dica use também como fonte de consulta os templates do Quartus.

Recuperação R1-2 - Unidade 2 a 7 (XX/XX/2018) - Local: Lab Redes II.

Ao final das avaliações o aluno deverá enviar a avaliação para a plataforma moodle ou email moecke AT ifsc.edu.br com os arquivos solicitados.

Entrega dos Atividades Extraclasse ao longo do semestre AE0 a AE(N). A entrega, detalhes e prazos de cada AE serão indicados na plataforma Moodle

ESTUDOS SEM ENTREGA DE DOCUMENTAÇÃO

Os exemplos e exercícios essenciais estão destacados em negrito na listagens abaixo.

Referências Bibliográficas:

Curso de Engenharia de Telecomunicações

@@ Linha 5: / Linha 5: @@
 ;Aula 1 (16 fev):
 *[[DLP1-EngTel (Plano de Ensino) | Apresentação da disciplina]]
-* Autoinscrição na [https://moodle.sj.ifsc.edu.br/enrol/instances.php?id=177 Plataforma Moodle de DLP29006] (engtelecom)
+*Autoinscrição na [https://moodle.sj.ifsc.edu.br/course/view.php?id=266 Plataforma Moodle de DLP29006] (engtelecom)
-::Ler [https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html In the beginning] - ALTERA
-::Ler [https://www.altera.com/about/company/history.html ALTERA history]
-:* Preços
-::* [https://www.altera.com/buy/devices.html ALTERA], [https://www.arrow.com/en/products/search?prodLine=FPGAs&amp;q=FPGA ARROW],[http://www.digikey.com/product-search/en/integrated-circuits-ics/embedded-fpgas-field-programmable-gate-array/2556262?k=fpga Digikey]
-:* Fabricantes de DLPs/FPGAs e familias de DLPs atuais.
-::*[https://www.altera.com/products/fpga/overview.html ALTERA] - Stratix, Arria, Cyclone, Max
-::*[https://www.xilinx.com/products/silicon-devices/fpga.html Xilinx] - Virtex, Kintex, Artix, Zynq (SoC)
-::*[http://www.microsemi.com/products/fpga-soc/fpgas Microsemi] - Igloo
-::*[http://www.latticesemi.com/Products.aspx#_D5A173024E414501B36997F26E842A31 Lattice]  - ECP, iCE, Mach
-<!--
-;Aula 2 (2 Ago):
 *Introdução aos dispositivos lógicos programáveis:
 :* Conceito, tipos de PLDs
@@ Linha 47: / Linha 34: @@
 <center> FONTE: https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html</center>
 {{collapse bottom}}
+:* Preços
+::* [https://www.altera.com/buy/devices.html ALTERA], [https://www.arrow.com/en/products/search?prodLine=FPGAs&amp;q=FPGA ARROW],[http://www.digikey.com/product-search/en/integrated-circuits-ics/embedded-fpgas-field-programmable-gate-array/2556262?k=fpga Digikey]
+:* Fabricantes de DLPs/FPGAs e familias de DLPs atuais.
+::*[https://www.altera.com/products/fpga/overview.html ALTERA] - Stratix, Arria, Cyclone, Max
+::*[https://www.xilinx.com/products/silicon-devices/fpga.html Xilinx] - Virtex, Kintex, Artix, Zynq (SoC)
+::*[http://www.microsemi.com/products/fpga-soc/fpgas Microsemi] - Igloo
+::*[http://www.latticesemi.com/Products.aspx#_D5A173024E414501B36997F26E842A31 Lattice]  - ECP, iCE, Mach
+:*Ler [https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html In the beginning] - ALTERA
+:*Ler [https://www.altera.com/about/company/history.html ALTERA history]
+<!--
+;Aula 2 (2 Ago):
 :* Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O