DLP1-EngTel (página)

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES

Informações Gerais

• Carga horária, Ementas, Bibliografia, Professores
• Cronograma de atividades
• Plano de Ensino

Aulas

Aula 1

• Apresentação da disciplina

1. Dispositivos lógicos programáveis.
2. Bases da linguagem VHDL.
3. Tipos de dados, libraries, conversão de tipos, operadores, atributos.
4. Código VHDL concorrente e sequencial.
5. Projeto hierárquico.
6. Simulação e Testbench
7. Maquina de estado finita (FSM).
8. Projeto Final de circuitos lógicos.
9. Avaliações.

• Introdução aos dispositivos lógicos programáveis:

• Conceito, tipos de PLDs
• SPLD: PAL, PLA e GAL

Ver pag. 413 a 418 de

Referências Bibliográficas

Listas de Exercícios

Unidade 1

• Fazer uma pesquisa sobre as formas como os PLDs são programados. Fusiveis, antifusíseis, memória SRAM, EPROM, EEPROM, etc. Apresentar um resumo em 2 folhas A4 ou tamanho equivalente na wiki (usar versão para impressão).

Uso do simulador Modelsim

• Site Mentor Graphics - Software Version 10.0

• Demo
• ModelSim® Tutorial
• ModelSim® Reference Manual
• ModelSim® User’s Manual
• ModelSim® Quick Guide

Links auxiliares

• VHDL MINI-REFERENCE[1]
• VHDL-2008 [2]
• VHDL Reference Manual
• Fixed point package user’s guide
• Floating point package user’s guide
• IEEE 1164
• 1164 PACKAGES QUICK REFERENCE CARD
• Display de 7 segmentos
• Software e equipamentos recomendados para programação de FPGAs

Padrões IEEE para o VDHL

Os padrões IEEE [3]estão disponíveis para consulta se você estiver na rede do IFSC. Para a linguagem VHDL consulte os padrões: 1164,1076

• IEEE Standard Multivalue Logic System for VHDL Model Interoperability (Std_logic_1164)

• IEEE Std 1076.1: Behavioural languages – Part 1-1: VHDL language reference manual REDLINE
• IEEE Std 1076.1: Behavioural languages – Part 6: VHDL Analog and Mixed-Signal Extensions
• IEEE Std 1076.1.1™-2011 - IEEE Standard for VHDL Analog and Mixed-Signal Extensions—Packages for Multiple Energy Domain Support, REDLINE
• IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
• IEEE Standard VHDL Analog and Mixed-Signal Extensions
• IEEE Standard VHDL Synthesis Packages
• IEEE Std 1076-2002: IEEE Standard VHDL Language Reference Manual
• IEEE Std 1076.2-1996: IEEE Standard VHDL Mathematical Packages

Curso de Engenharia de Telecomunicações