Mudanças entre as edições de "DLP1-EngTel (página)"
Ir para navegação
Ir para pesquisar
(→Aulas) |
|||
| Linha 8: | Linha 8: | ||
;Aula 1: | ;Aula 1: | ||
*[[DLP1-EngTel (Plano de Ensino) | Apresentação da disciplina]] | *[[DLP1-EngTel (Plano de Ensino) | Apresentação da disciplina]] | ||
| + | #Dispositivos lógicos programáveis. | ||
| + | #Bases da linguagem VHDL. | ||
| + | #Tipos de dados, libraries, conversão de tipos, operadores, atributos. | ||
| + | #Código VHDL concorrente e sequencial. | ||
| + | #Projeto hierárquico. | ||
| + | #Simulação e Testbench | ||
| + | #Maquina de estado finita (FSM). | ||
| + | #Projeto Final de circuitos lógicos. | ||
| + | #Avaliações. | ||
| + | |||
*Introdução aos dispositivos lógicos programáveis: | *Introdução aos dispositivos lógicos programáveis: | ||
:* Conceito, tipos de PLDs | :* Conceito, tipos de PLDs | ||
Edição das 14h20min de 5 de fevereiro de 2015
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Informações Gerais
Aulas
- Aula 1
- Dispositivos lógicos programáveis.
- Bases da linguagem VHDL.
- Tipos de dados, libraries, conversão de tipos, operadores, atributos.
- Código VHDL concorrente e sequencial.
- Projeto hierárquico.
- Simulação e Testbench
- Maquina de estado finita (FSM).
- Projeto Final de circuitos lógicos.
- Avaliações.
- Introdução aos dispositivos lógicos programáveis:
- Conceito, tipos de PLDs
- SPLD: PAL, PLA e GAL
- Ver pag. 413 a 418 de [1]
- Referências Bibliográficas
- ↑ PEDRONI, Volnei A. Eletrônica digital moderna e VHDL; 1ª ed. Rio de Janeiro:Elsevier, 2010. 619p. . ISBN 9788535234657
Listas de Exercícios
- Unidade 1
- Fazer uma pesquisa sobre as formas como os PLDs são programados. Fusiveis, antifusíseis, memória SRAM, EPROM, EEPROM, etc. Apresentar um resumo em 2 folhas A4 ou tamanho equivalente na wiki (usar versão para impressão).
Uso do simulador Modelsim
- Site Mentor Graphics - Software Version 10.0
Links auxiliares
- VHDL MINI-REFERENCE[1]
- VHDL-2008 [2]
- VHDL Reference Manual
- Fixed point package user’s guide
- Floating point package user’s guide
- IEEE 1164
- 1164 PACKAGES QUICK REFERENCE CARD
- Display de 7 segmentos
- Software e equipamentos recomendados para programação de FPGAs
Padrões IEEE para o VDHL
Os padrões IEEE [3]estão disponíveis para consulta se você estiver na rede do IFSC. Para a linguagem VHDL consulte os padrões: 1164,1076
- IEEE Std 1076.1: Behavioural languages – Part 1-1: VHDL language reference manual REDLINE
- IEEE Std 1076.1: Behavioural languages – Part 6: VHDL Analog and Mixed-Signal Extensions
- IEEE Std 1076.1.1™-2011 - IEEE Standard for VHDL Analog and Mixed-Signal Extensions—Packages for Multiple Energy Domain Support, REDLINE
- IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
- IEEE Standard VHDL Analog and Mixed-Signal Extensions
- IEEE Standard VHDL Synthesis Packages
- IEEE Std 1076-2002: IEEE Standard VHDL Language Reference Manual
- IEEE Std 1076.2-1996: IEEE Standard VHDL Mathematical Packages