Mudanças entre as edições de "DLP1-EngTel (página)"
Ir para navegação
Ir para pesquisar
(→Aulas) |
|||
Linha 5: | Linha 5: | ||
*[[DLP1-EngTel (Plano de Ensino) | Plano de Ensino]] | *[[DLP1-EngTel (Plano de Ensino) | Plano de Ensino]] | ||
− | == | + | ==Registro on-line das aulas== |
− | ;Aula 1: | + | ;Aula 1 (5 fev): |
*[[DLP1-EngTel (Plano de Ensino) | Apresentação da disciplina]] | *[[DLP1-EngTel (Plano de Ensino) | Apresentação da disciplina]] | ||
#Dispositivos lógicos programáveis. | #Dispositivos lógicos programáveis. | ||
Linha 23: | Linha 23: | ||
::Ver pag. 413 a 418 de <ref name="PEDRONI2010a"> PEDRONI, Volnei A. Eletrônica digital moderna e VHDL; 1ª ed. Rio de Janeiro:Elsevier, 2010. 619p. . ISBN 9788535234657 </ref> | ::Ver pag. 413 a 418 de <ref name="PEDRONI2010a"> PEDRONI, Volnei A. Eletrônica digital moderna e VHDL; 1ª ed. Rio de Janeiro:Elsevier, 2010. 619p. . ISBN 9788535234657 </ref> | ||
− | ;Aula 2: | + | ;Aula 2 (6 fev): |
*Introdução aos dispositivos lógicos programáveis: | *Introdução aos dispositivos lógicos programáveis: | ||
:* CPLDs e FPGAs | :* CPLDs e FPGAs | ||
Linha 30: | Linha 30: | ||
::Ver pag. 419 a 424 de <ref name="PEDRONI2010a" /> | ::Ver pag. 419 a 424 de <ref name="PEDRONI2010a" /> | ||
− | ;Aula 3 | + | ;Aula 3 (11 fev) |
*Introdução aos dispositivos lógicos programáveis: | *Introdução aos dispositivos lógicos programáveis: | ||
:* Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O | :* Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O | ||
Linha 36: | Linha 36: | ||
::Ver pag. 424 a 431 de <ref name="PEDRONI2010a" /> | ::Ver pag. 424 a 431 de <ref name="PEDRONI2010a" /> | ||
− | ;Aula 4: | + | ;Aula 4 (12 fev): |
*Introdução ao VHDL. | *Introdução ao VHDL. | ||
:*Exemplo de programação de um full adder. Utilize os arquivos .qar enviados (V1 - estrutural. V2 - comportamental) para analisar os circuitos obtidos e realizar as simulações funcional e temporal. | :*Exemplo de programação de um full adder. Utilize os arquivos .qar enviados (V1 - estrutural. V2 - comportamental) para analisar os circuitos obtidos e realizar as simulações funcional e temporal. | ||
::Ver pag. 3 a 8 de <ref name="PEDRONI2010b"> PEDRONI, Volnei A. '''Circuit Design and Simulation with VHDL'''; 2ª ed. Massachusetts-EUA:MIT, 2010. 608 p. ISBN 9780262014335 </ref> | ::Ver pag. 3 a 8 de <ref name="PEDRONI2010b"> PEDRONI, Volnei A. '''Circuit Design and Simulation with VHDL'''; 2ª ed. Massachusetts-EUA:MIT, 2010. 608 p. ISBN 9780262014335 </ref> | ||
− | ; | + | ;Aula 5 (13 fev): |
− | + | *Introdução ao VHDL. | |
<!-- | <!-- |
Edição das 18h06min de 13 de fevereiro de 2015
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Informações Gerais
Registro on-line das aulas
- Aula 1 (5 fev)
- Dispositivos lógicos programáveis.
- Bases da linguagem VHDL.
- Tipos de dados, libraries, conversão de tipos, operadores, atributos.
- Código VHDL concorrente e sequencial.
- Projeto hierárquico.
- Simulação e Testbench
- Maquina de estado finita (FSM).
- Projeto Final de circuitos lógicos.
- Avaliações.
- Introdução aos dispositivos lógicos programáveis:
- Conceito, tipos de PLDs
- SPLD: PAL, PLA e GAL
- Ver pag. 413 a 418 de [1]
- Aula 2 (6 fev)
- Introdução aos dispositivos lógicos programáveis:
- CPLDs e FPGAs
- Fabricantes de DLPs
- Vizualização no Chip Planner de um projeto.
- Ver pag. 419 a 424 de [1]
- Aula 3 (11 fev)
- Introdução aos dispositivos lógicos programáveis:
- Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O
- Vizualização no Chip Planner de um projeto.
- Ver pag. 424 a 431 de [1]
- Aula 4 (12 fev)
- Introdução ao VHDL.
- Exemplo de programação de um full adder. Utilize os arquivos .qar enviados (V1 - estrutural. V2 - comportamental) para analisar os circuitos obtidos e realizar as simulações funcional e temporal.
- Ver pag. 3 a 8 de [2]
- Aula 5 (13 fev)
- Introdução ao VHDL.
Listas de Exercícios
- Unidade 1
- Fazer uma pesquisa sobre as formas como os PLDs são programados. Fusíveis, antifusíseis, memória PROM, EPROM, EEPROM, Flash, SRAM, etc. Formar equipes de até 2 alunos e apresentar um resumo em 2 a 3 páginas A4. PRAZO 20/02. Recomendo usar o modelo de artigo do Sharelatex do IFSC-CLOUD.
- Unidade 2
- Utilize no Quartus II o arquivo adders.qar para realizar os seguintes procedimentos:
- P0 - Selecione a família de FPGA Cyclone e selecione o dispositivo EP1C3T100A8
- P1 - Selecione como Top-Level Entity o arquivo adder_4bits.vhd e compile esse código [Processing > Start Compilation].
- Anote o número de elementos lógicos utilizados [Compilation Report > Flow Summary].
- Verifique qual é o maior tempo de propagação entre as entradas a,b e saida sum [Compilation Report > TimeQuest ... > Datasheet Report > Propagation Delay].
- Verifique o código RTL gerado [Tools > Netlist Viewers > RTL Viewer]
- Verifique como o circuito foi sintetizado abrindo o [Chip Planner], e após dar um zoom no elemento lógico/ALUT utilizado verifique o harware que foi utilizado com o [Resource Property Editor]
- Faça a simulação funcional utilizando o arquivo tb_adder_4bits.vwf no QSIM, e verifique se as somas estão corretas.
- P2 - Selecione como Top-Level Entity o arquivo adder_ripple_4bits.bdf e compile esse código [Processing > Start Compilation].
- Repita os passos do procedimento P1.
- P3 - Troque a familia do FPGA para Stratix III e selecione o dispositivo EP3SE50F484C2 e repita os procedimento P1 e P2 acima.
- P4 - Análise os resultados obtidos e chegue as suas conclusões. Escreva os resultados em um artigo resumido de 1 a 2 páginas. PRAZO 27/02. Recomendo usar o modelo de artigo do Sharelatex do IFSC-CLOUD.
Exemplos de utilização do elemento lógico/ALUT |
---|
|
Links auxiliares
Fabricantes de DLPs