Mudanças entre as edições de "DLP1-EngTel (página)"
Ir para navegação
Ir para pesquisar
(→Aulas) |
(→Aulas) |
||
Linha 28: | Linha 28: | ||
:* Fabricantes de DLPs | :* Fabricantes de DLPs | ||
:* Vizualização no Chip Planner de um projeto. | :* Vizualização no Chip Planner de um projeto. | ||
− | ::Ver pag. 419 a | + | ::Ver pag. 419 a 424 de <ref name="PEDRONI2010a" /> |
;Aula 3: | ;Aula 3: | ||
*Introdução aos dispositivos lógicos programáveis: | *Introdução aos dispositivos lógicos programáveis: | ||
− | ::Ver pag. | + | :* Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O |
+ | :* Vizualização no Chip Planner de um projeto. | ||
+ | ::Ver pag. 424 a 431 de <ref name="PEDRONI2010a" /> | ||
;Aula 4: | ;Aula 4: |
Edição das 17h19min de 12 de fevereiro de 2015
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Informações Gerais
Aulas
- Aula 1
- Dispositivos lógicos programáveis.
- Bases da linguagem VHDL.
- Tipos de dados, libraries, conversão de tipos, operadores, atributos.
- Código VHDL concorrente e sequencial.
- Projeto hierárquico.
- Simulação e Testbench
- Maquina de estado finita (FSM).
- Projeto Final de circuitos lógicos.
- Avaliações.
- Introdução aos dispositivos lógicos programáveis:
- Conceito, tipos de PLDs
- SPLD: PAL, PLA e GAL
- Ver pag. 413 a 418 de [1]
- Aula 2
- Introdução aos dispositivos lógicos programáveis:
- CPLDs e FPGAs
- Fabricantes de DLPs
- Vizualização no Chip Planner de um projeto.
- Ver pag. 419 a 424 de [1]
- Aula 3
- Introdução aos dispositivos lógicos programáveis:
- Arquitetura de FPGAs (Xilinx e Altera): CLB, LAB, RAM, DSP, Clock, PLL, I/O
- Vizualização no Chip Planner de um projeto.
- Ver pag. 424 a 431 de [1]
- Aula 4
- Introdução ao VHDL.
- Exemplo de programação de um full adder. Utilize os arquivos .qar enviados (V1 - estrutural. V2 - comportamental) para analisar os circuitos obtidos e realizar as simulações funcional e temporal.
- Ver pag. 3 a 8 de [2]
- Referências Bibliográficas
Listas de Exercícios
- Unidade 1
- Fazer uma pesquisa sobre as formas como os PLDs são programados. Fusíveis, antifusíseis, memória PROM, EPROM, EEPROM, Flash, SRAM, etc. Formar equipes de até 2 alunos e apresentar um resumo em 2 a 3 páginas A4. PRAZO 20/02. Recomendo usar o modelo do Sharelatex do IFSC-CLOUD.
Links auxiliares
Fabricantes de DLPs