Mudanças entre as edições de "DLP1-EngTel (página)"
Ir para navegação
Ir para pesquisar
(→Aulas) |
(→Aulas) |
||
Linha 21: | Linha 21: | ||
:* Conceito, tipos de PLDs | :* Conceito, tipos de PLDs | ||
:* SPLD: PAL, PLA e GAL | :* SPLD: PAL, PLA e GAL | ||
− | ::Ver pag. 413 a 418 de <ref name=" | + | ::Ver pag. 413 a 418 de <ref name="PEDRONI2010a"> PEDRONI, Volnei A. Eletrônica digital moderna e VHDL; 1ª ed. Rio de Janeiro:Elsevier, 2010. 619p. . ISBN 9788535234657 </ref> |
;Aula 2: | ;Aula 2: | ||
Linha 28: | Linha 28: | ||
:* Fabricantes de DLPs | :* Fabricantes de DLPs | ||
:* Vizualização no Chip Planner de um projeto. | :* Vizualização no Chip Planner de um projeto. | ||
− | ::Ver pag. 419 a 426 de <ref name=" | + | ::Ver pag. 419 a 426 de <ref name="PEDRONI2010a" /> |
;Aula 3: | ;Aula 3: | ||
*Introdução aos dispositivos lógicos programáveis: | *Introdução aos dispositivos lógicos programáveis: | ||
− | ::Ver pag. 427 a 431 de <ref name=" | + | ::Ver pag. 427 a 431 de <ref name="PEDRONI2010a" /> |
;Aula 4: | ;Aula 4: | ||
*Introdução ao VHDL. | *Introdução ao VHDL. | ||
− | ::Ver pag. 3 a 8 de <ref name=" | + | ::Ver pag. 3 a 8 de <ref name="PEDRONI2010b"> PEDRONI, Volnei A. '''Circuit Design and Simulation with VHDL'''; 2ª ed. Massachusetts-EUA:MIT, 2010. 608 p. ISBN 9780262014335 </ref> |
;Referências Bibliográficas: | ;Referências Bibliográficas: |
Edição das 14h54min de 12 de fevereiro de 2015
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Informações Gerais
Aulas
- Aula 1
- Dispositivos lógicos programáveis.
- Bases da linguagem VHDL.
- Tipos de dados, libraries, conversão de tipos, operadores, atributos.
- Código VHDL concorrente e sequencial.
- Projeto hierárquico.
- Simulação e Testbench
- Maquina de estado finita (FSM).
- Projeto Final de circuitos lógicos.
- Avaliações.
- Introdução aos dispositivos lógicos programáveis:
- Conceito, tipos de PLDs
- SPLD: PAL, PLA e GAL
- Ver pag. 413 a 418 de [1]
- Aula 2
- Introdução aos dispositivos lógicos programáveis:
- CPLDs e FPGAs
- Fabricantes de DLPs
- Vizualização no Chip Planner de um projeto.
- Ver pag. 419 a 426 de [1]
- Aula 3
- Introdução aos dispositivos lógicos programáveis:
- Ver pag. 427 a 431 de [1]
- Aula 4
- Introdução ao VHDL.
- Ver pag. 3 a 8 de [2]
- Referências Bibliográficas
Listas de Exercícios
- Unidade 1
- Fazer uma pesquisa sobre as formas como os PLDs são programados. Fusíveis, antifusíseis, memória PROM, EPROM, EEPROM, Flash, SRAM, etc. Formar equipes de até 2 alunos e apresentar um resumo em 2 a 3 páginas A4. PRAZO 20/02. Recomendo usar o modelo do Sharelatex do IFSC-CLOUD.
Links auxiliares
Fabricantes de DLPs