Mudanças entre as edições de "DLP1-EngTel (página)"
Ir para navegação
Ir para pesquisar
| Linha 63: | Linha 63: | ||
*[http://sourcetech411.com/2013/04/top-fpga-companies-for-2013/ Market share 2013] | *[http://sourcetech411.com/2013/04/top-fpga-companies-for-2013/ Market share 2013] | ||
| + | <!-- | ||
===Softwares utilizados=== | ===Softwares utilizados=== | ||
*[http://quartushelp.altera.com/14.1/ Quartus II 14.1 Help] | *[http://quartushelp.altera.com/14.1/ Quartus II 14.1 Help] | ||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
==Uso do simulador Modelsim== | ==Uso do simulador Modelsim== | ||
Edição das 18h19min de 6 de fevereiro de 2015
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Informações Gerais
Aulas
- Aula 1
- Dispositivos lógicos programáveis.
- Bases da linguagem VHDL.
- Tipos de dados, libraries, conversão de tipos, operadores, atributos.
- Código VHDL concorrente e sequencial.
- Projeto hierárquico.
- Simulação e Testbench
- Maquina de estado finita (FSM).
- Projeto Final de circuitos lógicos.
- Avaliações.
- Introdução aos dispositivos lógicos programáveis:
- Conceito, tipos de PLDs
- SPLD: PAL, PLA e GAL
- Ver pag. 413 a 418 de [1]
- Aula 2
- Introdução aos dispositivos lógicos programáveis:
- CPLDs e FPGAs
- Fabricantes de DLPs
- Vizualização no Chip Planner de um projeto.
- Ver pag. 419 a 426 de [1]
- Referências Bibliográficas
Listas de Exercícios
- Unidade 1
- Fazer uma pesquisa sobre as formas como os PLDs são programados. Fusíveis, antifusíseis, memória PROM, EPROM, EEPROM, Flash, SRAM, etc. Formar equipes de até 2 alunos e apresentar um resumo em 2 a 3 páginas A4. PRAZO 20/02. Recomendo usar o modelo do Sharelatex do IFSC-CLOUD.
Links auxiliares
Fabricantes de DLPs