Mudanças entre as edições de "DLP1-EngTel (página)"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 21: Linha 21:
 
:* Conceito, tipos de PLDs  
 
:* Conceito, tipos de PLDs  
 
:* SPLD: PAL, PLA e GAL
 
:* SPLD: PAL, PLA e GAL
::Ver pag. 413 a 418 de <ref> PEDRONI, Volnei A. Eletrônica digital moderna e VHDL; 1ª ed. Rio de Janeiro:Elsevier, 2010. 619p. . ISBN 9788535234657 </ref>
+
::Ver pag. 413 a 418 de <ref name="PEDRONI2010"> PEDRONI, Volnei A. Eletrônica digital moderna e VHDL; 1ª ed. Rio de Janeiro:Elsevier, 2010. 619p. . ISBN 9788535234657 </ref>
  
 
;Aula 2:
 
;Aula 2:
Linha 29: Linha 29:
 
:* Vizualização no Chip Planner de um projeto.
 
:* Vizualização no Chip Planner de um projeto.
  
::Ver pag. 419 a 426 de <ref> PEDRONI, Volnei A. Eletrônica digital moderna e VHDL; 1ª ed. Rio de Janeiro:Elsevier, 2010. 619p. . ISBN 9788535234657 </ref>
+
::Ver pag. 419 a 426 de <ref name="PEDRONI2010" />
  
 
;Referências Bibliográficas:
 
;Referências Bibliográficas:
Linha 57: Linha 57:
 
*[http://www.xilinx.com/technology/logic/index.htm Xilinx]
 
*[http://www.xilinx.com/technology/logic/index.htm Xilinx]
 
*[http://www.atmel.com/products/fpga/default.asp Atmel]
 
*[http://www.atmel.com/products/fpga/default.asp Atmel]
 +
===Softwares utilizados===
 +
*[http://quartushelp.altera.com/14.1/ Quartus II 14.1 Help]
  
 
<!--
 
<!--

Edição das 17h24min de 6 de fevereiro de 2015

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES


Informações Gerais

Aulas

Aula 1
  1. Dispositivos lógicos programáveis.
  2. Bases da linguagem VHDL.
  3. Tipos de dados, libraries, conversão de tipos, operadores, atributos.
  4. Código VHDL concorrente e sequencial.
  5. Projeto hierárquico.
  6. Simulação e Testbench
  7. Maquina de estado finita (FSM).
  8. Projeto Final de circuitos lógicos.
  9. Avaliações.
  • Introdução aos dispositivos lógicos programáveis:
  • Conceito, tipos de PLDs
  • SPLD: PAL, PLA e GAL
Ver pag. 413 a 418 de [1]
Aula 2
  • Introdução aos dispositivos lógicos programáveis:
  • CPLDs e FPGAs
  • Fabricantes de DLPs
  • Vizualização no Chip Planner de um projeto.
Ver pag. 419 a 426 de [1]
Referências Bibliográficas
  1. 1,0 1,1 PEDRONI, Volnei A. Eletrônica digital moderna e VHDL; 1ª ed. Rio de Janeiro:Elsevier, 2010. 619p. . ISBN 9788535234657


Listas de Exercícios

Unidade 1
  • Fazer uma pesquisa sobre as formas como os PLDs são programados. Fusíveis, antifusíseis, memória PROM, EPROM, EEPROM, Flash, SRAM, etc. Formar equipes de até 2 alunos e apresentar um resumo em 2 a 3 páginas A4. PRAZO 20/02. Recomendo usar o modelo do Sharelatex do IFSC-CLOUD.

Links auxiliares

Fabricantes de DLPs

Softwares utilizados



Curso de Engenharia de Telecomunicações