Mudanças entre as edições de "DLP1-EngTel (página)"
Ir para navegação
Ir para pesquisar
| (259 revisões intermediárias por 8 usuários não estão sendo mostradas) | |||
| Linha 2: | Linha 2: | ||
*Link curto http://bit.ly/IFSC-DLP29006 | *Link curto http://bit.ly/IFSC-DLP29006 | ||
*[[DLP1-EngTel|Carga horária, Ementas, Bibliografia, Professores]] | *[[DLP1-EngTel|Carga horária, Ementas, Bibliografia, Professores]] | ||
| − | |||
*[[DLP1-EngTel (Plano de Ensino) | Plano de Ensino]] | *[[DLP1-EngTel (Plano de Ensino) | Plano de Ensino]] | ||
| + | == Avisos importantes== | ||
| + | *A documentação das aulas será disponibilizada na página da [[DLP29006-Engtelecom (Diário) - Prof. Marcos Moecke | '''Wiki diária da disciplina'''.]]. | ||
| − | + | * Nesta página wiki, você tem orientações para uso de ferramentas e também links que auxiliam no estudo da disciplina. Visite os links sempre que solicitado e lei essa página para lembrar futuramente onde estão as informações que necessita. | |
| − | + | <!-- | |
| − | + | ==Instalação da VM com Quartus e Modelsim em seu computador== | |
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | * | ||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | < | ||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | + | Para importar a VM para o seu computador e configurar ela para acessar a licença do IFSC veja a página [[Teste de VM para uso pelos alunos no ensino remoto#VM Quartus e Modelsim | Instalação da VM com Quartus e Modelsim]] | |
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
--> | --> | ||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
<!-- | <!-- | ||
| − | + | ==Instalar o Quartus II e Modelsim em seu computador== | |
| − | + | A princípio não será necessário que vocês instalem o Quartus II diretamente em suas maquinas, pois podem utilizar a nuvem do IFSC ou então instalar a VM acima. Mesmo assim se alguém preferir instalar o Quartus recomendo que instalem a versão Quartus II Web Edition. | |
| − | |||
| − | = | + | Apesar de existirem versões mais novas usem a versão mais leve 13.1. (https://fpgasoftware.intel.com/13.1/?edition=web). Será necessário apenas baixar e instalar os seguintes arquivos: |
| + | * Quartus II Software (includes Nios II EDS) Size: 1.5 GB MD5: 672AD34728F7173AC8AECFB2C7A10484 | ||
| + | * ModelSim-Altera Edition (includes Starter Edition) Size: 817.7 MB MD5: 45FEA341405603F5CF5CD1249BF90976 | ||
| + | * Cyclone III, Cyclone IV device support (includes all variations) Size: 548.4 MB MD5: 79AB3CEBD5C1E64852970277FF1F2716 | ||
| − | + | * '''Esse vídeo aqui explica os passos do download [https://www.youtube.com/watch?v=4GgZ850h9Lg&feature=youtu.be&t=58 Download e instalação do Quartus Web Edition] | |
| − | + | ''' | |
| − | |||
| − | * | ||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
--> | --> | ||
| − | ==== | + | ==Recursos de Laboratório== |
| − | + | Nos laboratórios do IFSC, os softwares '''Quartus''' e '''Modelsim''' estão disponíveis diretamente na plataforma LINUX. O laboratório também dispõe de diversos kits FPGA que podem ser programados para testar os sistemas implementados. | |
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | + | ==Acesso a Nuvem do IFSC== | |
| − | + | Para uso fora do IFSC dos recursos computacionais com licença educacional, o IFSC disponibiliza para seus alunos o IFSC-CLOUD (nuvem.sj.ifsc.edu.br). A forma mais eficiente de acesso a nuvem de fora do IFSC é através do Cliente X2GO, mas dentro da rede do IFSC o acesso pelo ssh também tem boa usabilidade. Veja detalhes em [[Acesso ao IFSC-CLOUD (NUVEM)]]. | |
| − | |||
| − | |||
| − | |||
| − | |||
| − | == | ||
| − | |||
| − | Para | + | Para para utilizar o Quartus/Modelsim/QSIM através da Nuvem do IFSC, siga o procedimento de '''[[Acesso_ao_IFSC-CLOUD_(NUVEM)#Procedimento_para_uso_da_nuvem.sj.ifsc.edu.br | configuração do X2Go]]'''. '''Nota:''' O desempenho do Modelsim pode ficar ruim quando acesso da rede externa ao IFSC. |
| − | |||
| − | |||
| − | |||
<!-- | <!-- | ||
| − | + | ==Modelos para relatório== | |
| − | + | Para a geração de documentação/relatórios técnicos/artigos, use como base o modelo ABNTex2 para o padrão do IFSC para monografia que segue as normas da ABNT e do IFSC. | |
| − | + | Recomendo que os alunos da Engenharia de Telecomunicações utilizem esse modelo e o [https://www.overleaf.com Overleafv2], pois além de possibilitar o compartilhamento do documento entre os alunos, reduz o tempo perdido na formação do documento, permitindo que o aluno já aprenda alguma formatação de Latex que será útil na elaboração do TCC. | |
| − | + | *[https://www.overleaf.com/read/dbjkqgsghfbk Modelo para relatório em LaTex] | |
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | ==Links | + | ==Links importantes (mais consultados)== |
*[[Aritmética com vetores em VDHL]] | *[[Aritmética com vetores em VDHL]] | ||
*[[Preparando para gravar o circuito lógico no FPGA]] | *[[Preparando para gravar o circuito lógico no FPGA]] | ||
| + | *[[Criação de um acesso remoto ao kit MERCURIO IV]] | ||
*[[Dicas de como eliminar o repique das chaves mecânicas]] | *[[Dicas de como eliminar o repique das chaves mecânicas]] | ||
| + | *[[Medição de tempos de propagação em circuitos combinacionais]] | ||
| + | *[[Restringir a frequencia máxima de clock no Quartus II]] | ||
| + | *[[Acesso ao IFSC-CLOUD (NUVEM)]] | ||
| + | *[[Linguagem_.dot#Como_gerar_o_diagrama_de_uma_maquina_de_estados_finita_em_linguagem_dot |Gerar o diagrama de uma maquina de estados finita em linguagem dot]] | ||
| + | *[[Mensagens de Erros e Warnings do Quartus II]] | ||
| + | |||
| + | ==Links auxiliares== | ||
| + | *[[Media:Quartus_II_Simulation.pdf | Tutorial do QSIM - Introduction to Simulation of VHDL Designs]] da ALTERA. | ||
| + | *[[Palavras reservadas do VHDL]] | ||
| + | *[http://web.archive.org/web/20160313200350/http://vhdl.org/fphdl/index.html VHDL-2008 Support Library] | ||
| + | *[[Dicas para resolver ERROS de síntese do VHDL no Quartus II]] | ||
*[ftp://ftp.altera.com/up/pub/Altera_Material/13.1/Tutorials/VHDL/ Materiais da ALTERA para Quartus II 13.1] | *[ftp://ftp.altera.com/up/pub/Altera_Material/13.1/Tutorials/VHDL/ Materiais da ALTERA para Quartus II 13.1] | ||
*[[Modelo para uso em relatórios]] | *[[Modelo para uso em relatórios]] | ||
*[[Configuração e uso do Time Quest Analyser]] | *[[Configuração e uso do Time Quest Analyser]] | ||
*[[Configuração e uso do Signal Tap]] | *[[Configuração e uso do Signal Tap]] | ||
| − | *[[ | + | *[http://docente.ifsc.edu.br/moecke/PAGES/Dec2C_2.html Calculadora de Complemento de 2] |
| − | *[[ | + | *[[Como utilizar a matriz de leds do kit Mercurio IV da Macnica]] |
| + | *[http://g2384.github.io/work/VHDLformatter.html VHDL Beautifier, Formatter] - para identar automaticamente um código VHDL. | ||
| + | *[https://www.youtube.com/watch?v=08YHxtSI3Bk How to create a State Machine with the Quartus State Machine Wizard] | ||
| + | *[https://trends.google.com.br/trends/explore?date=today%205-y&q=vhdl,verilog Veja qual é a tendencia mundial em relação as linguagens HDL] | ||
| + | *[https://www.intel.com/content/www/us/en/programmable/documentation/spj1513986956763.html Intel Quartus Prime Pro Edition User Guide: Getting Started] | ||
| + | *[https://www.h-schmidt.net/FloatConverter/IEEE754.html IEEE 754 - Floating point number] | ||
| + | *[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/an/an447.pdf AN 447: Interfacing Intel® FPGA Devices with 3.3/3.0/2.5 V LVTTL/LVCMOS I/O Systems] | ||
==Livros/Resumos sobre VHDL== | ==Livros/Resumos sobre VHDL== | ||
| Linha 291: | Linha 74: | ||
*[[Media:VHDL_QRC-Qualis.pdf | VHDL QUICK REFERENCE CARD]] - Qualis (r2.1) | *[[Media:VHDL_QRC-Qualis.pdf | VHDL QUICK REFERENCE CARD]] - Qualis (r2.1) | ||
*[[Media:VHDL1164_QRC-Qualis.pdf | VHDL 1164 PACKAGES QUICK REFERENCE CARD]] - Qualis (r2.2) | *[[Media:VHDL1164_QRC-Qualis.pdf | VHDL 1164 PACKAGES QUICK REFERENCE CARD]] - Qualis (r2.2) | ||
| + | *[http://www.ics.uci.edu/~jmoorkan/vhdlref/ VDHL ref] | ||
| + | *[http://www.vhdl.renerta.com/source/vhd00000.htm VHDL Language Reference Guide] | ||
| + | *[http://www.ics.uci.edu/~jmoorkan/vhdlref/vhdl_golden_reference_guide.pdf VHDL Golden Reference Guide] | ||
*[http://www.cs.umbc.edu/portal/help/VHDL/stdpkg.html Listagem dos packages] | *[http://www.cs.umbc.edu/portal/help/VHDL/stdpkg.html Listagem dos packages] | ||
*[http://www.cs.umbc.edu/portal/help/VHDL/reserved.html Palavras reservadas] | *[http://www.cs.umbc.edu/portal/help/VHDL/reserved.html Palavras reservadas] | ||
*[http://www.csee.umbc.edu/portal/help/VHDL/attribute.html Atributos predefinidos] | *[http://www.csee.umbc.edu/portal/help/VHDL/attribute.html Atributos predefinidos] | ||
*[https://blog.ufes.br/sistemasembarcados/files/2015/03/aritmetica-em-vhdl.pdf Aritmética em VHDL] | *[https://blog.ufes.br/sistemasembarcados/files/2015/03/aritmetica-em-vhdl.pdf Aritmética em VHDL] | ||
| + | *[https://wiki.kip.uni-heidelberg.de/KIPwiki/images/d/d7/VHDL_Language_Reference_Guide_(help_file).pdf VHDL Language Reference Guide] | ||
| − | ==Packages não padronizados== | + | ==Packages não padronizados de VHDL== |
*[[Std logic arith.vhd]] by Synopsys | *[[Std logic arith.vhd]] by Synopsys | ||
*[http://eda.org/rassp/vhdl/models/standards/std_logic_arith.vhd std_logic_arith.vhd] by Synopsys | *[http://eda.org/rassp/vhdl/models/standards/std_logic_arith.vhd std_logic_arith.vhd] by Synopsys | ||
| Linha 304: | Linha 91: | ||
*[[Std logic unsigned.vdh]] by Synopsys | *[[Std logic unsigned.vdh]] by Synopsys | ||
*[http://eda.org/rassp/vhdl/models/standards/std_logic_unsigned.vhd std_logic_unsigned.vhd] by Synopsys | *[http://eda.org/rassp/vhdl/models/standards/std_logic_unsigned.vhd std_logic_unsigned.vhd] by Synopsys | ||
| + | |||
| + | ==Quartus II== | ||
| + | *[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/manual/TclScriptRefMnl.pdf Quartus II Scripting Reference Manual], ver como programar o FPGA sem interface gráfica com quartus_pgm | ||
| + | *[[Como instalar o Quartus no Ubuntu 20.04]] | ||
| + | *[https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/qts/archives/quartusii_handbook_archive_131.pdf Quartus II Handbook Version 13.1] | ||
==Simulador Modelsim== | ==Simulador Modelsim== | ||
| Linha 330: | Linha 122: | ||
*[http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=163#Category165 TERASIC] | *[http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=163#Category165 TERASIC] | ||
| − | + | ==Leituras recomendadas== | |
| + | *[http://ntrs.nasa.gov/archive/nasa/casi.ntrs.nasa.gov/20070019291.pdf USE OF FIELD PROGRAMMABLE GATE ARRAY TECHNOLOGY IN FUTURE: SPACE AVIONICS], Roscoe C. Ferguson, Robert Tate, NASA. | ||
| + | *[https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01199-next-generation-fpgas.pdf Expect a Breakthrough Advantage in NextGeneration FPGAs], Stephen Lim, ALTERA. | ||
| + | *[https://www.microsoft.com/en-us/research/wp-content/uploads/2016/02/Catapult_ISCA_2014.pdf A Reconfigurable Fabric for Accelerating Large-Scale Datacenter Services], Microsoft. | ||
| + | |||
===Linguagens de programação de hardware=== | ===Linguagens de programação de hardware=== | ||
*[http://trends.google.com/trends/explore#q=vhdl,verilog Tendência Google] | *[http://trends.google.com/trends/explore#q=vhdl,verilog Tendência Google] | ||
| Linha 365: | Linha 161: | ||
*Motorola | *Motorola | ||
*[http://www.analog.com/en/embedded-processing-dsp/processors/index.html Analog Devices] | *[http://www.analog.com/en/embedded-processing-dsp/processors/index.html Analog Devices] | ||
| − | |||
==Padrões IEEE para o VDHL== | ==Padrões IEEE para o VDHL== | ||
| − | Os padrões IEEE [http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/standards.jsp?item=0%20-%2099&sortType=standard_newest&pageNumber=1]estão disponíveis para consulta se você estiver na rede do IFSC. Para a linguagem VHDL consulte os padrões | + | Os padrões IEEE [http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/standards.jsp?item=0%20-%2099&sortType=standard_newest&pageNumber=1]estão disponíveis para consulta se você estiver na rede do IFSC ou através do '''Periódicos CAPES via CAFE'''. Para a linguagem VHDL consulte os padrões de [https://ieeexplore-ieee-org.ez130.periodicos.capes.gov.br/browse/standards/collection/ieee?queryText=VHDL) VHDL] |
*[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/articleDetails.jsp?arnumber=257627&newsearch=true&queryText=IEEE%20Standard%20Multivalue%20Logic%20System%20for%20VHDL%20Model%20Interoperability%20.LB.Std_logic_1164.RB. IEEE Standard Multivalue Logic System for VHDL Model Interoperability (Std_logic_1164)] | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/articleDetails.jsp?arnumber=257627&newsearch=true&queryText=IEEE%20Standard%20Multivalue%20Logic%20System%20for%20VHDL%20Model%20Interoperability%20.LB.Std_logic_1164.RB. IEEE Standard Multivalue Logic System for VHDL Model Interoperability (Std_logic_1164)] | ||
*[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/articleDetails.jsp?arnumber=5967868&newsearch=true&queryText=IEEE%20Std%201076.1:%20Behavioural%20languages%20%E2%80%93%20Part%201-1:%20VHDL%20language%20reference%20manual IEEE Std 1076.1: Behavioural languages – Part 1-1: VHDL language reference manual] | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/articleDetails.jsp?arnumber=5967868&newsearch=true&queryText=IEEE%20Std%201076.1:%20Behavioural%20languages%20%E2%80%93%20Part%201-1:%20VHDL%20language%20reference%20manual IEEE Std 1076.1: Behavioural languages – Part 1-1: VHDL language reference manual] | ||
| Linha 376: | Linha 171: | ||
*[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=4384309 IEEE Standard VHDL Analog and Mixed-Signal Extensions] | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=4384309 IEEE Standard VHDL Analog and Mixed-Signal Extensions] | ||
*[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=592543 IEEE Standard VHDL Synthesis Packages] | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=592543 IEEE Standard VHDL Synthesis Packages] | ||
| − | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=1003477 IEEE Std 1076-2002: IEEE Standard VHDL Language Reference Manual] | + | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=1003477 IEEE Std 1076-2002: IEEE Standard VHDL Language Reference Manual], ver mais rescentes [IEEE 1076-2008 - IEEE Standard VHDL Language Reference Manual] e [IEEE 1076-2019 - IEEE Standard for VHDL Language Reference Manual] |
*[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=556551 IEEE Std 1076.2-1996: IEEE Standard VHDL Mathematical Packages] | *[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/stamp/stamp.jsp?tp=&arnumber=556551 IEEE Std 1076.2-1996: IEEE Standard VHDL Mathematical Packages] | ||
| − | + | ;Packages da IEEE: | |
*[[Std logic 1164.vhd]] | *[[Std logic 1164.vhd]] | ||
*[[Numeric std.vhd]] | *[[Numeric std.vhd]] | ||
| + | --> | ||
| + | |||
| + | ==Registro Diário e Avaliação Anteriores== | ||
| + | [https://wiki.sj.ifsc.edu.br/index.php?title=DLP29006-Engtelecom_(Di%C3%A1rio)_-_Prof._Marcos_Moecke&oldid=188893 2023-1], [https://wiki.sj.ifsc.edu.br/index.php?title=DLP29006-Engtelecom_(Di%C3%A1rio)_-_Prof._Marcos_Moecke&oldid=186913 2022-2], | ||
| + | [https://wiki.sj.ifsc.edu.br/index.php?title=DLP29006-Engtelecom_(Di%C3%A1rio)_-_Prof._Marcos_Moecke&oldid=184068 2022-1], | ||
| + | [https://wiki.sj.ifsc.edu.br/index.php?title=DLP29006-Engtelecom_(Di%C3%A1rio)_-_Prof._Marcos_Moecke&oldid=182146 2021-2], | ||
| + | [[DLP29006-Engtelecom(2021-1) - Prof. Marcos Moecke | 2021-1]], | ||
| + | [[DLP29006-Engtelecom(2020-2) - Prof. Marcos Moecke | 2020-2]], | ||
| + | [[DLP29006-Engtelecom(2020-1) - Prof. Marcos Moecke | 2020-1]], | ||
| + | [[DLP29006-Engtelecom(2019-2) - Prof. Marcos Moecke | 2019-2]], | ||
| + | [[DLP29006-Engtelecom(2019-1) - Prof. Marcos Moecke | 2019-1]], | ||
| + | [[DLP29006-Engtelecom(2018-2) - Prof. Marcos Moecke | 2018-2]], | ||
| + | [[DLP29006-Engtelecom(2018-1) - Prof. Marcos Moecke | 2018-1]], | ||
| + | [[DLP29006-Engtelecom(2017-2) - Prof. Marcos Moecke | 2017-2]], | ||
| + | [[DLP29006-Engtelecom(2017-1) - Prof. Marcos Moecke | 2017-1]], | ||
| + | [[DLP29006-Engtelecom(2016-2) - Prof. Marcos Moecke | 2016-2]], | ||
| + | [[DLP29006-Engtelecom(2016-1) - Prof. Marcos Moecke | 2016-1]], | ||
| + | [[DLP29006-Engtelecom(2015-2) - Prof. Marcos Moecke | 2015-2]], | ||
| + | [[DLP29006-Engtelecom(2015-1) - Prof. Marcos Moecke | 2015-1]]. | ||
==Referências Bibliográficas:== | ==Referências Bibliográficas:== | ||
Edição atual tal como às 21h51min de 26 de julho de 2023
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
- Link curto http://bit.ly/IFSC-DLP29006
- Carga horária, Ementas, Bibliografia, Professores
- Plano de Ensino
Avisos importantes
- A documentação das aulas será disponibilizada na página da Wiki diária da disciplina..
- Nesta página wiki, você tem orientações para uso de ferramentas e também links que auxiliam no estudo da disciplina. Visite os links sempre que solicitado e lei essa página para lembrar futuramente onde estão as informações que necessita.
Recursos de Laboratório
Nos laboratórios do IFSC, os softwares Quartus e Modelsim estão disponíveis diretamente na plataforma LINUX. O laboratório também dispõe de diversos kits FPGA que podem ser programados para testar os sistemas implementados.
Acesso a Nuvem do IFSC
Para uso fora do IFSC dos recursos computacionais com licença educacional, o IFSC disponibiliza para seus alunos o IFSC-CLOUD (nuvem.sj.ifsc.edu.br). A forma mais eficiente de acesso a nuvem de fora do IFSC é através do Cliente X2GO, mas dentro da rede do IFSC o acesso pelo ssh também tem boa usabilidade. Veja detalhes em Acesso ao IFSC-CLOUD (NUVEM).
Para para utilizar o Quartus/Modelsim/QSIM através da Nuvem do IFSC, siga o procedimento de configuração do X2Go. Nota: O desempenho do Modelsim pode ficar ruim quando acesso da rede externa ao IFSC.
Registro Diário e Avaliação Anteriores
2023-1, 2022-2, 2022-1, 2021-2, 2021-1, 2020-2, 2020-1, 2019-2, 2019-1, 2018-2, 2018-1, 2017-2, 2017-1, 2016-2, 2016-1, 2015-2, 2015-1.
Referências Bibliográficas: