Mudanças entre as edições de "DIG222802"
Ir para navegação
Ir para pesquisar
(Criou página com '=Plano de Ensino= Plano de Ensino da Disciplina | [http://wiki.sj.ifsc.edu.br/images/4/4a/PE_ELI18701_2016-1.pdf PE_DIG222802_2016-1] ==Resumo== :Habilitação <span s...') |
(→Aulas) |
||
| (95 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
| Linha 2: | Linha 2: | ||
| − | Plano de Ensino da Disciplina | [http://wiki.sj.ifsc.edu.br/images/ | + | Plano de Ensino da Disciplina | [http://wiki.sj.ifsc.edu.br/images/c/cd/PE_DIG222802_2016-1.pdf PE_DIG222802_2016-1] |
| Linha 16: | Linha 16: | ||
:Período letivo atual <span style="color:#008000;">| 2016/1<span> | :Período letivo atual <span style="color:#008000;">| 2016/1<span> | ||
| − | :Carga Horária <span style="color:#008000;">| | + | :Carga Horária <span style="color:#008000;">| 72h | Teórica: 54h | Prática: 18h</span> |
:Pré-requisito <span style="color:#008000;">| Eletrônica Digital I</span> | :Pré-requisito <span style="color:#008000;">| Eletrônica Digital I</span> | ||
| Linha 112: | Linha 112: | ||
=Aulas= | =Aulas= | ||
| − | :<span style="color:white; background:#4069e1;">'''AULA 1'''</span>[[ | + | :<span style="color:white; background:#4069e1;">'''AULA 1'''</span>[[DIG222802_AULA01 | Dia 29/03/2016 - Aula Inaugural | Latches]] |
| − | :<span style="color:white; background:#4069e1;">'''AULA 2'''</span>[[ | + | :<span style="color:white; background:#4069e1;">'''AULA 2'''</span>[[DIG222802_AULA02 | Dia 05/04/2016 - Flip-flops | Laboratório 1]] |
| − | :<span style="color:white; background:#4069e1;">'''AULA 3'''</span><span style="color: | + | :<span style="color:white; background:#4069e1;">'''AULA 3'''</span>[[DIG222802_AULA03 | Dia 12/04/2016 - Contadores: Assíncronos]] |
| − | :<span style="color:white; background:#4069e1;">'''AULA | + | :<span style="color:white; background:#4069e1;">'''AULA 4'''</span>[[DIG222802_AULA04 | Dia 19/04/2016 - Contadores: Síncronos]] |
| − | :<span style="color:white; background:#4069e1;">'''AULA | + | :<span style="color:white; background:red;">'''AULA 5'''</span><span style="color:red;"> Dia 26/04/2016 - Avaliação Teórica 1 (AT1) | Revisão: Contadores Síncronos</span> |
| + | :<span style="color:white; background:#4069e1;">'''AULA 6'''</span>[[DIG222802_AULA05 | Dia 03/05/2016 - Laboratório 2 (Relógio Digital)]] | ||
| + | :<span style="color:white; background:#4069e1;">'''AULA 7'''</span>[[DIG222802_AULA06 | Dia 10/05/2016 - Entrega da AT1 | Discussão AP1 | Registradores]] | ||
| + | :<span style="color:white; background:#4069e1;">'''AULA 8'''</span>[[DIG222802_AULA07 | Dia 17/05/2016 - Codificadores e Decodificadores]] | ||
| + | :<span style="color:white; background:#4069e1;">'''AULA 9'''</span>[[DIG222802_AULA08 | Dia 24/05/2016 - Laboratório 3 (Registradores)]] | ||
| + | :<span style="color:white; background:#4069e1;">'''AULA 10'''</span>[[DIG222802_AULA09 | Dia 31/05/2016 - Multiplexadores e Demultiplexadores]] | ||
| + | :<span style="color:white; background:red;">'''AULA 11'''</span><span style="color:red;"> Dia 07/06/2016 - Avaliação Teórica 2 (AT2) </span> | ||
| + | :<span style="color:white; background:green;">'''SUBST.'''</span><span style="color:green;"> Dia 14/06/2016 - Aula de Álgebra com a Prof. Roberta</span> | ||
| + | :<span style="color:white; background:#4069e1;">'''AULA 12'''</span>[[DIG222802_AULA10 | Dia 21/06/2016 - Correção da AT2 | Memórias]] | ||
| + | :<span style="color:white; background:#4069e1;">'''AULA 13'''</span>[[DIG222802_AULA11 | Dia 28/06/2016 - VHDL]] | ||
| + | :<span style="color:white; background:#4069e1;">'''AULA 14'''</span>[[DIG222802_AULA12 | Dia 05/07/2016 - Laboratório de Simulação - Proteus]] | ||
| + | :<span style="color:white; background:#4069e1;">'''AULA 15'''</span>[[DIG222802_AULA13 | Dia 12/07/2016 - Simulação do código VHDL (Modelsim)]] | ||
| + | :<span style="color:white; background:red;">'''AULA 16'''</span><span style="color:red;"> Dia 19/07/2016 - Avaliação Teórica 3 (AT3) - De MUX até VHDL </span> | ||
| + | :<span style="color:white; background:#4069e1;">'''AULA 17'''</span>[[DIG222802_AULA14 | Dia 26/07/2016 - Correção da AT3 | Resultados Finais (antes da REC) | Introdução ao FPGA ]] | ||
| + | :<span style="color:white; background:#4069e1;">'''AULA 18'''</span>[[DIG222802_AULA15 | Dia 02/08/2016 - Resultados Finais | Avaliação continuada | Fechamento do semestre]]<span style="color:red;"> '''Novo!'''</span> | ||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
:''<span style="color:gray;">Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto.''</span> | :''<span style="color:gray;">Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto.''</span> | ||
| Linha 142: | Linha 138: | ||
=Atendimento paralelo= | =Atendimento paralelo= | ||
| − | :<span style="color:red;">O atendimento extra-classe aos alunos será realizado nas '''quartas-feiras''' | + | :<span style="color:red;">O atendimento extra-classe aos alunos será realizado nas '''quartas-feiras''' das '''16h30min às 18h30min'''.</span> |
| + | |||
| − | |||
| − | |||
Edição atual tal como às 18h26min de 2 de agosto de 2016
Plano de Ensino
Plano de Ensino da Disciplina | PE_DIG222802_2016-1
Resumo
- Habilitação | Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)
- Carga Horária | 3612 horas
- Unidade Curricular | ELETRÔNICA DIGITAL II | Fase 2 | Código: DIG222802
- Período letivo atual | 2016/1
- Carga Horária | 72h | Teórica: 54h | Prática: 18h
- Pré-requisito | Eletrônica Digital I
Horário
| Horário | Segunda | Terça | Quarta | Quinta | Sexta |
|---|---|---|---|---|---|
| 13:30 - 14:25 | DIG222802 | ||||
| 14:25 - 15:20 | DIG222802 | ||||
| - | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o |
| 15:35 - 16:30 | DIG222802 | ||||
| 16:30 - 17:25 | DIG222802 | Atendimento | |||
| 17:30 - 18:30 | I n t e r v a l o | I n t e r v a l o | Atendimento | I n t e r v a l o | I n t e r v a l o |
| 18:30 - 19:25 | EDI18701 | CEL18702 | |||
| 19:25 - 20:20 | EDI18701 | CEL18702 | |||
| - | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o |
| 20:40 - 21:35 | EDI18701 | CEL18702 | |||
| 21:35 - 22:30 | EDI18701 | CEL18702 |
Aulas
- AULA 1 Dia 29/03/2016 - Aula Inaugural | Latches
- AULA 2 Dia 05/04/2016 - Flip-flops | Laboratório 1
- AULA 3 Dia 12/04/2016 - Contadores: Assíncronos
- AULA 4 Dia 19/04/2016 - Contadores: Síncronos
- AULA 5 Dia 26/04/2016 - Avaliação Teórica 1 (AT1) | Revisão: Contadores Síncronos
- AULA 6 Dia 03/05/2016 - Laboratório 2 (Relógio Digital)
- AULA 7 Dia 10/05/2016 - Entrega da AT1 | Discussão AP1 | Registradores
- AULA 8 Dia 17/05/2016 - Codificadores e Decodificadores
- AULA 9 Dia 24/05/2016 - Laboratório 3 (Registradores)
- AULA 10 Dia 31/05/2016 - Multiplexadores e Demultiplexadores
- AULA 11 Dia 07/06/2016 - Avaliação Teórica 2 (AT2)
- SUBST. Dia 14/06/2016 - Aula de Álgebra com a Prof. Roberta
- AULA 12 Dia 21/06/2016 - Correção da AT2 | Memórias
- AULA 13 Dia 28/06/2016 - VHDL
- AULA 14 Dia 05/07/2016 - Laboratório de Simulação - Proteus
- AULA 15 Dia 12/07/2016 - Simulação do código VHDL (Modelsim)
- AULA 16 Dia 19/07/2016 - Avaliação Teórica 3 (AT3) - De MUX até VHDL
- AULA 17 Dia 26/07/2016 - Correção da AT3 | Resultados Finais (antes da REC) | Introdução ao FPGA
- AULA 18 Dia 02/08/2016 - Resultados Finais | Avaliação continuada | Fechamento do semestre Novo!
- Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto.
Atendimento paralelo
- O atendimento extra-classe aos alunos será realizado nas quartas-feiras das 16h30min às 18h30min.
