SST20707-2013-1
Revisão de 00h48min de 16 de agosto de 2013 por Roberto.matos (discussão | contribs) (→Aula 1: Apresentação)
Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2
Professor: Roberto de Matos
Encontros: 3a feira 9:40 e 6a feira 7:30
Atendimento paralelo: 4a de 13:30 às 15:20.
Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
Aula 1: Apresentação
- Apresentação do professor.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico
- Próxima aula: Leitura