|
|
Linha 93: |
Linha 93: |
| **Leituras complementares indicadas em [http://wiki.sj.ifsc.edu.br/index.php/DLP29006-Engtelecom%282015-1%29_-_Prof._Marcos_Moecke#Unidade_7] aula 31. | | **Leituras complementares indicadas em [http://wiki.sj.ifsc.edu.br/index.php/DLP29006-Engtelecom%282015-1%29_-_Prof._Marcos_Moecke#Unidade_7] aula 31. |
| **Início de leitura do cap 10 do livro "Circuit Design and Simulation with VHDL" | | **Início de leitura do cap 10 do livro "Circuit Design and Simulation with VHDL" |
| + | *'''Dia 19/08:''' |
| + | ** ---- Reposição no dia 20 ---- |
| + | *'''Dia 20/08:''' |
| + | **Criação de um login na Mentor Graphics |
| + | **Estudo do ModelSim baseado em um vídeo da Mentor Graphics [http://www.mentor.com/products/fv/multimedia/player/modelsim-essentials-6b5e14a7-0c73-4649-b430-f3fdfd6536e8] |
| + | **Início do tutorial [http://wiki.sj.ifsc.edu.br/images/9/9d/Modelsim_tut.pdf] |
| + | **Leitura do quick guide disponível em [http://wiki.sj.ifsc.edu.br/images/a/ad/M_qk_guide.pdf] |
| + | **Início do estudo sobre testbenches (baseado no livro "Circuit Design and Simulation with VHDL") |
Edição das 08h57min de 20 de agosto de 2015
<googlecalendar>?
title=Hor%C3%A1rios%20-%20Lucas%20Lucindo%20Vieira&height=600&wkst=2&bgcolor=%23ffffff&src=l4i7eehpi9ota1bgm936hpddrk%40group.calendar.google.com&color=%23711616&ctz=America%2FSao_Paulo" style=" border-width:0 " width="800" height="600" frameborder="0" scrolling="no"></googlecalendar>
<googlecalendar>?title=Hor%C3%A1rios%20-%20Lucas%20Lucindo%20Vieira&showNav=0&showPrint=0&showTabs=0&showCalendars=0&showTz=0&&height=600&wkst=2&bgcolor=%23FFFFFF&src=l4i7eehpi9ota1bgm936hpddrk%40group.calendar.google.com&mode=WEEK&color=%23182C57&ctz=America%2FSao_Paulo" style=" border-width:2 " width="800" height="450" frameborder="0" scrolling="no"></googlecalendar>
Implementação de Sistemas de Telecomunicações Digitais Utilizando Simulink e HDL Coder
|
Página do projeto:- Implementação de Sistemas de Telecomunicações Digitais Utilizando Simulink e HDL Coder.
Professor orientador - Marcos Moecke
Reunião Semanal de Orientação - Quinta-feira das 10h30 as 11h45.
Orientações
- Formatar a pagina do projeto baseado em [1]
- Estudar os PLDs e VHDL (Cap 18 e 19 do Pedroni).
- Ler o Projeto enviado pelo Email
- Ler o artigo "FPGA Implementation of a Hybrid Sensorless Control of SMPMSM in the Whole Speed Range" focado na parte do HDL Coder.
- Para os estudos de VHDL utilizar o software Quartus II, usando o Acesso ao IFSC-CLOUD
- Seguir o Tutorial da Altera sobre o Quartus II - Programação VHDL
- Seguir o Tutorial da Altera sobre o Quartus II - Simulação com QSIM
- Pegar CD para formatar a máquina
- Aprender a programar o KIT FPGA [2], e configurar o computador [3].
- Estudar o Modelsim para utilizar posteriormente na simulação do código VHDl gerado pelo Matlab [4] e [5]
- Estudar o HDL Coder para matlab [6] - Aula 34 e 35 (9 e 10 jun)
- Estudar o HDL Coder para Simulink [7], [8].
- Criar login na Mathworks.
Emprestimos
- PEDRONI, Volnei A. Circuit Design with VHDL; ed. [S.l]:MIT, 2004. p. ISBN 9780262162241
- Kit Educadional DE0-Nano
- CD instalação do UBUNTU 14.04 64 bits.
Relatórios semanais de atividades
Relatório semanal de atividades - 03/08/15 - 07/08/15
|
- Dia 03/08:
- Formatação da página do projeto
- Leitura do Cap 18 (Pedroni)
- Leitura do projeto
- Estudo complementar baseado em:
- Inicio Cap 19 (Pedroni)
- Dia 04/08:
- Continuação do Cap 19 (Pedroni)
- Estudo complementar baseado em:
- Adoção do cronograma de atividades de DLP 1 (2015-1) por organização. Disponível em: Cronograma
- Dia 05/08:
- Continuação do Cap 19 (Pedroni)
- Implementação de circuitos lógicos básicos para fixação de entidade e arquitetura
- Dia 06/08:
- Continuação do Cap 19 (Pedroni)
- Estudo complementar baseado em:
- Dia 07/08:
- Continuação do Cap 19 (Pedroni)
|
Relatório semanal de atividades - 10/08/15 - 14/08/15
|
- Dia 10/08:
- ---- Reposição no dia 11 ----
- Dia 11/08:
- Inicio das leituras dos tutorias do Quartus (Via IFSC-CLOUD)
- Continuação do Cap 19 (Pedroni)
- Aplicação dos exemplos do capítulo 19
- Aplicação de outros circuitos lógicos simples
- Dia 12/08:
- Continuação dos tutoriais do Quartus (Via IFSC-CLOUD)
- Dia 13/08:
- Continuação dos tutoriais do Quartus (Via IFSC-CLOUD)
- Dia 14/08:
- Finalização dos tutoriais do Quartus (Via IFSC-CLOUD)
- Formatação da máquina
- Início da programação na FPGA
- Criação do login na Mathworks
|
Relatório semanal de atividades - 17/08/15 - 21/08/15
|
- Dia 17/08:
- Leitura do livro "Circuit Design and Simulation with VHDL"
- Inicio do tutorial do ModelSim [9]
- Estudo complementar baseado em:
- Dia 18/08:
- Finalização do tutorial do ModelSim [10]
- Leituras complementares indicadas em [11] aula 31.
- Início de leitura do cap 10 do livro "Circuit Design and Simulation with VHDL"
- Dia 19/08:
- ---- Reposição no dia 20 ----
- Dia 20/08:
- Criação de um login na Mentor Graphics
- Estudo do ModelSim baseado em um vídeo da Mentor Graphics [12]
- Início do tutorial [13]
- Leitura do quick guide disponível em [14]
- Início do estudo sobre testbenches (baseado no livro "Circuit Design and Simulation with VHDL")
|
|