Mudanças entre as edições de "Implementação de Processadores Didáticos em VHDL"
Linha 8: | Linha 8: | ||
= Objetivo = | = Objetivo = | ||
+ | Descrever, simular e sintetizar os processadores hipotéticos Neander, Ahmes e Ramses utilizando VHDL para demonstrar como funciona os componentes básicos de um processador. | ||
= Cronograma = | = Cronograma = |
Edição das 14h02min de 29 de outubro de 2013
Resumo
Atualmente somos rodeados por equipamentos eletrônicos, como por exemplo, celular, televisão, computador, semáforo e caixa eletrônico, onde a maioria é composto por um ou mais processadores para executar suas respectivas funções. A compreensão da organização e da arquitetura dos processadores é essencial para o desenvolvimento de produtos otimizados e eficientes.
Dessa forma, esse trabalho visa a implementação de processadores didáticos, como o Neander, Ahmes e Ramses, em VHDL (VHSIC Hardware Description Language). Essa linguagem permite descrever e simular circuito digitais, como é o caso dos processadores. VHDL é independente de tecnologia e fabricante o que torna o código portável e reutilizável em várias tecnologias.
Depois de descrito e simulado, o circuito será implementado fisicamente em uma classe de dispositivos programáveis chamada FPGA (Field Programmable Gate Arrays). Os FPGAs são hardware reconfigurável no qual as suas funcionalidades são definidas pelo usuário e não pelo fabricante, possibilitando inúmeras implementações sob medida de circuitos digitais.
Objetivo
Descrever, simular e sintetizar os processadores hipotéticos Neander, Ahmes e Ramses utilizando VHDL para demonstrar como funciona os componentes básicos de um processador.
Cronograma
Etapas/Mes | Set/2013 | Out/2013 | Nov/2013 |
---|---|---|---|
Delimitação do tema de trabalho | x | ||
Pesquisa bibliográfica | x | x | |
Elaboração do Documento de Avaliação Final | x | x |