DLP29007-Engtelecom(2017-2) - Prof. Marcos Moecke: mudanças entre as edições
Ir para navegação
Ir para pesquisar
Criou página com '{{DivulgueEngtelecom}} ==Unidade 1== ;Aula 6 (22 Ago): * Processo de Síntese do código VDHL :* Limitações dos softwares de EDA: Computabilidade, Complexidade Computacional :*...' |
|||
| Linha 1: | Linha 1: | ||
{{DivulgueEngtelecom}} | {{DivulgueEngtelecom}} | ||
==Unidade 1== | ==Unidade 1== | ||
;Aula 6 (22 Ago): | ;Aula 6 e 7 (22 e 29 Ago): | ||
* Processo de Síntese do código VDHL | * Processo de Síntese do código VDHL | ||
:* Limitações dos softwares de EDA: Computabilidade, Complexidade Computacional | :* Limitações dos softwares de EDA: Computabilidade, Complexidade Computacional | ||
| Linha 16: | Linha 16: | ||
<!-- | <!-- | ||
==Unidade 3== | ==Unidade 3== | ||
| Linha 305: | Linha 303: | ||
::Ver pag. 499 a 543 de <ref name="PONG2006a" /> | ::Ver pag. 499 a 543 de <ref name="PONG2006a" /> | ||
--> | --> | ||
==Referências Bibliográficas:== | ==Referências Bibliográficas:== | ||
<references/> | <references/> | ||
{{ENGTELECO}} | {{ENGTELECO}} | ||
Edição das 17h32min de 22 de agosto de 2017
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
1 Unidade 1
- Aula 6 e 7 (22 e 29 Ago)
- Processo de Síntese do código VDHL
- Limitações dos softwares de EDA: Computabilidade, Complexidade Computacional
- Realização dos operadores VHDL: simplificações para operando constante
- Realização dos tipos de dados: Alta impedância 'Z' -> buffer tri-state;
- Realização dos tipos de dados: uso de don't care '-'
- Tempos de propagação, caminho crítico, caminho falso,
- Síntese com restrições temporais,
- Perigos/Armadilhas (Glitches estáticos e dinâmicos, circuitos sensíveis ao atraso)
- Ver pag. 125 a 162 de [1]
- Ver também os slides Unidade 2: Processo de Síntese do código VDHL
2 Referências Bibliográficas:
- ↑ Pong P. Chu, RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability. Wiley-IEEE Press, Hoboken, 2006, ISBN 0471720925