Mudanças entre as edições de "DLP29006-Engtelecom(2017-1) - Prof. Marcos Moecke"
Ir para navegação
Ir para pesquisar
(Criou página com '==Registro on-line das aulas== ===Unidade 1=== ;Aula 1 (10 Fev): * Apresentação da disciplina ;Aula 2 (14 Fev): *Introdução aos dispositiv...') |
|||
Linha 3: | Linha 3: | ||
;Aula 1 (10 Fev): | ;Aula 1 (10 Fev): | ||
*[[DLP1-EngTel (Plano de Ensino) | Apresentação da disciplina]] | *[[DLP1-EngTel (Plano de Ensino) | Apresentação da disciplina]] | ||
+ | ::Ler [https://www.dropbox.com/s/wvl3cudgcpchstr/ARTIGO_ACADEMICO_DLP.pdf?dl=0 Dispositivos Lógicos Programáveis] - Kamila Rose da Silva, IFSC | ||
;Aula 2 (14 Fev): | ;Aula 2 (14 Fev): | ||
Linha 32: | Linha 33: | ||
<center> FONTE: https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html</center> | <center> FONTE: https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html</center> | ||
{{collapse bottom}} | {{collapse bottom}} | ||
− | |||
::Ver [https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html In the befinning] - ALTERA | ::Ver [https://www.altera.com/solutions/technology/system-design/articles/_2013/in-the-beginning.html In the befinning] - ALTERA | ||
::Ver [https://www.altera.com/about/company/history.html ALTERA history] | ::Ver [https://www.altera.com/about/company/history.html ALTERA history] |
Edição das 16h33min de 14 de fevereiro de 2017
Registro on-line das aulas
Unidade 1
- Aula 1 (10 Fev)
- Ler Dispositivos Lógicos Programáveis - Kamila Rose da Silva, IFSC
- Aula 2 (14 Fev)
- Introdução aos dispositivos lógicos programáveis:
- Conceito, tipos de PLDs
- SPLD: PAL, PLA e GAL
- CPLDs
Exemplos de PLDs |
---|
|
- Ver In the befinning - ALTERA
- Ver ALTERA history
- Ver pag. 413 a 422 de [1]
- Ver pag. 495 a 499 de [2]
Avaliações
- Avaliação A1 - Unidade 2 a 4 (XX/XX/2017) - Local: Lab Redes I.
- Avaliação A2 - Unidade 5 a 7 (XX/XX/2017) - Local: Lab Redes I.
- As avaliações A1 e A2 são com consulta apenas as folhas de consulta entregues VHDL QUICK REFERENCE CARD e VHDL 1164 PACKAGES QUICK REFERENCE CARD. Dica use também como fonte de consulta os templates do Quartus.
- Recuperação R1-2 - Unidade 2 a 7 (XX/XX/2017) - Local: Lab Redes I.
- Ao final das avaliações o aluno deverá enviar para o email moecke AT ifsc.edu.br com os arquivos solicitados.
- Entrega dos Atividades Extraclasse ao longo do semestre AE1 a AE(N-1). Os prazos serão indicados aqui na Wiki
- Projeto Final APF (XX/XX/2017).
Referências Bibliográficas: