Mudanças entre as edições de "DLP2-EngTel (Plano de Ensino)"
Ir para navegação
Ir para pesquisar
Linha 1: | Linha 1: | ||
{{Cab1-IF-SC-Engtelecom}} <BIG><center> | {{Cab1-IF-SC-Engtelecom}} <BIG><center> | ||
− | '''Plano de Ensino de | + | '''Plano de Ensino de 2016-1 - atual''' |
</center></BIG> | </center></BIG> | ||
Linha 21: | Linha 21: | ||
;Conteúdo Programático | ;Conteúdo Programático | ||
− | :1.Introdução, gerenciamento de complexidade e visão geral do projeto de sistemas digitais complexos (2h). <br>2.Projeto de circuitos combinacionais eficientes (6h). <br>3.Projeto de circuitos sequenciais eficientes ( | + | :1.Introdução, gerenciamento de complexidade e visão geral do projeto de sistemas digitais complexos (2h). <br>2.Projeto de circuitos combinacionais eficientes (6h). <br>3.Projeto de circuitos sequenciais eficientes (8h). <br>4.Projeto de circuitos baseados em máquina de estados eficientes (6h). <br>5.Register Transfer Methodology (8h). <br>6.Projeto hierárquico e parametrizado (6h). <br> 7.Clock e sincronização (4h) <br>8.Desenvolvimento de projetos integrados com processador (14h). |
;Estratégias de ensino utilizadas | ;Estratégias de ensino utilizadas | ||
− | :Aulas expositivas e dialogadas com o uso de lousa e projetor multimídia; roteiros de atividades em laboratório para aquisição de habilidades básicas; projetos baseados no conteúdo programático para verificar aplicação dos conceitos abordados | + | :Aulas expositivas e dialogadas com o uso de lousa e projetor multimídia; roteiros de atividades em laboratório para aquisição de habilidades básicas; projetos baseados no conteúdo programático para verificar aplicação dos conceitos abordados. |
;Critérios e instrumentos de avaliação | ;Critérios e instrumentos de avaliação | ||
Linha 32: | Linha 32: | ||
*AE3: Atividade 3 - Códigos/Documentação/Prazo - Peso 1 | *AE3: Atividade 3 - Códigos/Documentação/Prazo - Peso 1 | ||
*AE4: Atividade 4 - Códigos/Documentação/Prazo - Peso 1 | *AE4: Atividade 4 - Códigos/Documentação/Prazo - Peso 1 | ||
− | *AE5: Atividade 5 - Códigos/Documentação/Prazo | + | *AE5: Atividade 5 - Códigos/Documentação/Prazo - Peso 2 |
− | + | *AE6: Atividade 6 - Códigos/Documentação/Prazo - Peso 2 | |
− | * | + | *VIÉS: Resultado da avaliação dos colegas - Peso 2 |
− | |||
− | *VIÉS: Resultado da avaliação dos colegas - Peso | ||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
− | |||
=Bibliografia do PPCv2015-2= | =Bibliografia do PPCv2015-2= |
Edição das 09h08min de 22 de março de 2016
MINISTÉRIO DA EDUCAÇÃO |
Plano de Ensino de 2016-1 - atual
DLP2 - DISPOSITIVOS LÓGICOS PROGRAMÁVEIS II
- CARGA HORÁRIA: 3 HORAS/SEMANA 54 HORAS. TEÓRICA = 18 HORAS. LABORATÓRIO = 36 HORAS
- PRÉ REQUISITOS: DLP1, MIC
- DISCIPLINAS SUCESSORAS: PJI3
- MÓDULO ESPECIALIZANTE
- Ementa
- Implementação de módulos de hardware em FPGA, reconfiguração de FPGA, processadores embarcados em FPGA, projetos avançados de sistemas utilizando FPGA
- Objetivos
- Ao final do curso os alunos deverão ser capazes de projetar e desenvolver, de modo sistemático, sistemas digitais complexos com as seguintes características:
- Projetos desenvolvidos para geração de RTL eficiente;
- Projetos integráveis a grandes sistemas;
- Projetos portáveis, independentes de dispositivos, dependente de software, e reusáveis;
- Conteúdo Programático
- 1.Introdução, gerenciamento de complexidade e visão geral do projeto de sistemas digitais complexos (2h).
2.Projeto de circuitos combinacionais eficientes (6h).
3.Projeto de circuitos sequenciais eficientes (8h).
4.Projeto de circuitos baseados em máquina de estados eficientes (6h).
5.Register Transfer Methodology (8h).
6.Projeto hierárquico e parametrizado (6h).
7.Clock e sincronização (4h)
8.Desenvolvimento de projetos integrados com processador (14h).
- Estratégias de ensino utilizadas
- Aulas expositivas e dialogadas com o uso de lousa e projetor multimídia; roteiros de atividades em laboratório para aquisição de habilidades básicas; projetos baseados no conteúdo programático para verificar aplicação dos conceitos abordados.
- Critérios e instrumentos de avaliação
- AE1: Atividade 1 - Códigos/Documentação/Prazo - Peso 1
- AE2: Atividade 2 - Códigos/Documentação/Prazo - Peso 1
- AE3: Atividade 3 - Códigos/Documentação/Prazo - Peso 1
- AE4: Atividade 4 - Códigos/Documentação/Prazo - Peso 1
- AE5: Atividade 5 - Códigos/Documentação/Prazo - Peso 2
- AE6: Atividade 6 - Códigos/Documentação/Prazo - Peso 2
- VIÉS: Resultado da avaliação dos colegas - Peso 2
Bibliografia do PPCv2015-2
- Bibliografia Básica
- D'amore, Roberto VHDL - Descrição e Síntese de Circuitos Digitais; 2ª ed. [S.l]:LTC, 2012. 259p. ISBN 9788521620549. Qtdade Na Biblioteca para a Disciplina:6
- IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel Elementos de eletrônica digital; 35ª ed. São Paulo:Érica, 2003. 524p. ISBN 8571940193. Qtdade Na Biblioteca para a Disciplina:8
- Pong P. Chu RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p. ISBN 9780471720928. Qtdade Na Biblioteca para a Disciplina:0
- Bibliografia Complementar
- James W. Bignell e Robert Donovan Eletrônica Digital; 5ª ed. São Paulo:Cengage Learning, 2010. 672p. ISBN 9788522107452. Qtdade Na Biblioteca para a Disciplina:2
- SASS, Ronald; SCHMIDT,Andrew G. Embedded Systems Design with Platform FPGAs: Principles and Practices.; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p. ISBN 9780123743336. Qtdade Na Biblioteca para a Disciplina:2
- PEDRONI, Volnei A Finite State Machines in Hardware; 1ª ed. [S.l]:The MIT Press, 2013. p. ISBN 9780262019668. Qtdade Na Biblioteca para a Disciplina:2
- DESCHAMPS, Jean-Pierre; BIOUL, Gery J.A.; SUTTER, Gustavo D. Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems; ed. [S.l]:Wiley-Interscience, 2006. 808p. ISBN 9780471687832. Qtdade Na Biblioteca para a Disciplina:2
- KILTS, Steve Advanced FPGA Design: Architecture, Implementation, and Optimization; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p. ISBN 9780470054376. Qtdade Na Biblioteca para a Disciplina:2
Bibliografia prevista PPCv2016-1
- Bibliografia Básica
- D'amore, Roberto VHDL - Descrição e Síntese de Circuitos Digitais; 2ª ed. [S.l]:LTC, 2012. 259p. ISBN 9788521620549. Qtdade Na Biblioteca para a Disciplina:6
- IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel Elementos de eletrônica digital; 35ª ed. São Paulo:Érica, 2003. 524p. ISBN 8571940193. Qtdade Na Biblioteca para a Disciplina:8
- Pong P. Chu RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p. ISBN 9780471720928. Qtdade Na Biblioteca para a Disciplina:0
- Bibliografia Complementar
- James W. Bignell e Robert Donovan Eletrônica Digital; 5ª ed. São Paulo:Cengage Learning, 2010. 672p. ISBN 9788522107452. Qtdade Na Biblioteca para a Disciplina:2
- SASS, Ronald; SCHMIDT,Andrew G. Embedded Systems Design with Platform FPGAs: Principles and Practices.; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p. ISBN 9780123743336. Qtdade Na Biblioteca para a Disciplina:2
- PEDRONI, Volnei A Finite State Machines in Hardware; 1ª ed. [S.l]:The MIT Press, 2013. p. ISBN 9780262019668. Qtdade Na Biblioteca para a Disciplina:2
- DESCHAMPS, Jean-Pierre; BIOUL, Gery J.A.; SUTTER, Gustavo D. Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems; ed. [S.l]:Wiley-Interscience, 2006. 808p. ISBN 9780471687832. Qtdade Na Biblioteca para a Disciplina:2
- KILTS, Steve Advanced FPGA Design: Architecture, Implementation, and Optimization; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p. ISBN 9780470054376. Qtdade Na Biblioteca para a Disciplina:2
- NAVABI, Zainalabedin Embedded Core Design with FPGAs; 1ª ed. [S.l]:McGraw-Hill, 2006. 433p. ISBN 9780071474818. Qtdade Na Biblioteca para a Disciplina:2
Comentários: Navabi não estava no PPC e tem 2. Bignel tem 12...
Bibliografia Inicialmente Sugerida
- Bibliografia Básica
- James W. Bignell e Robert Donovan Eletrônica Digital; 5ª ed. São Paulo:Cengage Learning, 2010. 672p. ISBN 9788522107452
- D'amore, Roberto VHDL - Descrição e Síntese de Circuitos Digitais; 2ª ed. [S.l]:LTC, 2012. 259p. ISBN 9788521620549
- Pong P. Chu RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p. ISBN 9780471720928
- Bibliografia Complementar
- NAVABI, Zainalabedin Embedded Core Design with FPGAs; 1ª ed. [S.l]:McGraw-Hill, 2006. 433p. ISBN 9780071474818
- SASS, Ronald; SCHMIDT,Andrew G. Embedded Systems Design with Platform FPGAs: Principles and Practices.; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p. ISBN 9780123743336
- KILTS, Steve Advanced FPGA Design: Architecture, Implementation, and Optimization; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p. ISBN 9780470054376
- Volnei A. Pedroni Finite State Machines in Hardware; 1ª ed. [S.l]:The MIT Press, 2013. p. ISBN 9780262019668
ANEXOS