Mudanças entre as edições de "DLP2-EngTel (Plano de Ensino)"
Ir para navegação
Ir para pesquisar
Linha 36: | Linha 36: | ||
;Critérios e instrumentos de avaliação | ;Critérios e instrumentos de avaliação | ||
− | + | * O resultado final (RF) do aluno na disciplina será calculado realizando a média ponderadas dos valores. | |
− | * | + | :<math> RF = \frac{A1 * P1 + A2 * P2 + A3 * P3 + A4 * P4 + A5 * P5 + A6 * P6 + A7 * P7} {P2 + P3 + P5 + P6 + 0,2}</math>, |
− | * | + | :onde os pesos de ponderação são: <math> \begin{matrix} P1, P4, P7 = 0,1 & P2, P3 = 0,2 & P5, P6 = 0,3 \end{matrix} </math>. |
− | * | + | * cada avaliação e também o resultado final (RF) será atribuído um valor entre 0 e 10. |
− | + | * valores não inteiros obtidos na média do RF serão arredondados: | |
− | + | ::a) para baixo se a parte fracionária for menor que 0,4. | |
− | * | + | ::b) para cima se a parte fracionária for maior que 0,6. |
− | + | ::c) de acordo com a avaliação subjetiva e frequência do aluno se a parte fracionária estiver entre 0,4 e 0,6. | |
+ | * O resultado final mínimo para aprovação é 6 (seis), devendo o aluno ter os conceitos superiores ou iguais a 4 em nas avaliações A2, A3, A5 e A6. | ||
+ | * Ao aluno que tiver frequência inferior a 75% na disciplina será atribuído RF = 0; | ||
+ | * A1 a A6 são Atividades Práticas realizadas ao longo do semestre. Para cada uma dessas atividades o aluno/equipe que não entrega-la no prazo preestabelecido, poderá entregar a atividade com: uma semana de atraso obtendo no máximo o valor 8; duas semanas de atraso obtendo no máximo o valor 6; três semanas de atraso obtendo no máximo o valor 4; | ||
Edição das 13h44min de 10 de agosto de 2016
MINISTÉRIO DA EDUCAÇÃO |
Plano de Ensino de 2016-1 - atual
DLP2 - DISPOSITIVOS LÓGICOS PROGRAMÁVEIS II
- CARGA HORÁRIA: 3 HORAS/SEMANA 54 HORAS. TEÓRICA = 18 HORAS. LABORATÓRIO = 36 HORAS
- PRÉ REQUISITOS: DLP1, MIC
- DISCIPLINAS SUCESSORAS: PJI3
- MÓDULO ESPECIALIZANTE
- Ementa
- Implementação de módulos de hardware em FPGA, reconfiguração de FPGA, processadores embarcados em FPGA, projetos avançados de sistemas utilizando FPGA
- Objetivos
Ao concluir a disciplina os alunos deverão ser capazes de projetar e desenvolver, de modo sistemático, sistemas digitais complexos com as seguintes características:
- Projetos desenvolvidos para geração de RTL eficiente;
- Projetos integráveis a grandes sistemas;
- Projetos portáveis, independentes de dispositivos, dependente de software, e reusáveis;
- Projetos configuráveis e parametrizáveis;
- Conteúdo Programático
- 1. Introdução a Sistemas digitais avançados (6h): Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos; Processo de síntese de código VHDL.
- 2. Processadores embarcados e depuração em FPGA (8h): Configuração e geração de processadores; Desenvolvimento de software embarcado; Integração de processadores com lógica externa; Depuração via analisador lógico embarcado.
- 3. Projeto de circuitos combinacionais eficientes (6h): Compartilhamento de operadores e funcionalidades; Otimização de leiaute.
- 4. Projeto de circuitos sequenciais eficientes (10h): Tipos de sincronismo de circuitos; Circuitos sequenciais síncronos; Projetos síncronos; Boas práticas em projetos sequenciais; Contadores; Registradores; Uso de Pipeline.
- 5. Máquinas de estados finitos - MEF (6h): Representação; Análise temporal e desempenho; Tipos Moore vs Mealy; Descrição em VHDL; Otimizações.
- 6. Register Transfer Methodology (8h): Visão geral da metodologia; Máquinas de estados finitos com fluxo de dados (MEFD); Análise temporal, desempenho, e síntese de MEFD.
- 7. Projeto hierárquico e parametrizado (6h): Uso de declaração e especificação de configuração; Forma de especificação de parâmetros; uso de IF GENERATE; Particionamento;
- 8. Clock e Sincronização (4h): Redes de distribuição de clock; Análise temporal com escorregamento de clock; Sistemas com múltiplos clocks; Metaestabilidade e falha de sincronização; Sincronizadores; Handshaking; Transferência de dados via memória
- Estratégias de ensino utilizadas
- Aulas expositivas e dialogadas com o uso de lousa e projetor multimídia; roteiros de atividades em laboratório para aquisição de habilidades básicas; projetos baseados no conteúdo programático para verificar aplicação dos conceitos abordados.
- Critérios e instrumentos de avaliação
- O resultado final (RF) do aluno na disciplina será calculado realizando a média ponderadas dos valores.
- ,
- onde os pesos de ponderação são: .
- cada avaliação e também o resultado final (RF) será atribuído um valor entre 0 e 10.
- valores não inteiros obtidos na média do RF serão arredondados:
- a) para baixo se a parte fracionária for menor que 0,4.
- b) para cima se a parte fracionária for maior que 0,6.
- c) de acordo com a avaliação subjetiva e frequência do aluno se a parte fracionária estiver entre 0,4 e 0,6.
- O resultado final mínimo para aprovação é 6 (seis), devendo o aluno ter os conceitos superiores ou iguais a 4 em nas avaliações A2, A3, A5 e A6.
- Ao aluno que tiver frequência inferior a 75% na disciplina será atribuído RF = 0;
- A1 a A6 são Atividades Práticas realizadas ao longo do semestre. Para cada uma dessas atividades o aluno/equipe que não entrega-la no prazo preestabelecido, poderá entregar a atividade com: uma semana de atraso obtendo no máximo o valor 8; duas semanas de atraso obtendo no máximo o valor 6; três semanas de atraso obtendo no máximo o valor 4;
Bibliografia do PPCv2015-2
- Bibliografia Básica
- D'amore, Roberto VHDL - Descrição e Síntese de Circuitos Digitais; 2ª ed. [S.l]:LTC, 2012. 259p. ISBN 9788521620549. Qtdade Na Biblioteca para a Disciplina:6
- IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel Elementos de eletrônica digital; 35ª ed. São Paulo:Érica, 2003. 524p. ISBN 8571940193. Qtdade Na Biblioteca para a Disciplina:8
- Pong P. Chu RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p. ISBN 9780471720928. Qtdade Na Biblioteca para a Disciplina:0
- Bibliografia Complementar
- James W. Bignell e Robert Donovan Eletrônica Digital; 5ª ed. São Paulo:Cengage Learning, 2010. 672p. ISBN 9788522107452. Qtdade Na Biblioteca para a Disciplina:2
- SASS, Ronald; SCHMIDT,Andrew G. Embedded Systems Design with Platform FPGAs: Principles and Practices.; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p. ISBN 9780123743336. Qtdade Na Biblioteca para a Disciplina:2
- PEDRONI, Volnei A Finite State Machines in Hardware; 1ª ed. [S.l]:The MIT Press, 2013. p. ISBN 9780262019668. Qtdade Na Biblioteca para a Disciplina:2
- DESCHAMPS, Jean-Pierre; BIOUL, Gery J.A.; SUTTER, Gustavo D. Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems; ed. [S.l]:Wiley-Interscience, 2006. 808p. ISBN 9780471687832. Qtdade Na Biblioteca para a Disciplina:2
- KILTS, Steve Advanced FPGA Design: Architecture, Implementation, and Optimization; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p. ISBN 9780470054376. Qtdade Na Biblioteca para a Disciplina:2
Bibliografia prevista PPCv2016-1
- Bibliografia Básica
- D'amore, Roberto VHDL - Descrição e Síntese de Circuitos Digitais; 2ª ed. [S.l]:LTC, 2012. 259p. ISBN 9788521620549. Qtdade Na Biblioteca para a Disciplina:6
- IDOETA, Ivan Valeije; CAPUANO, Francisco Gabriel Elementos de eletrônica digital; 35ª ed. São Paulo:Érica, 2003. 524p. ISBN 8571940193. Qtdade Na Biblioteca para a Disciplina:8
- Pong P. Chu RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p. ISBN 9780471720928. Qtdade Na Biblioteca para a Disciplina:0
- Bibliografia Complementar
- James W. Bignell e Robert Donovan Eletrônica Digital; 5ª ed. São Paulo:Cengage Learning, 2010. 672p. ISBN 9788522107452. Qtdade Na Biblioteca para a Disciplina:2
- SASS, Ronald; SCHMIDT,Andrew G. Embedded Systems Design with Platform FPGAs: Principles and Practices.; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p. ISBN 9780123743336. Qtdade Na Biblioteca para a Disciplina:2
- PEDRONI, Volnei A Finite State Machines in Hardware; 1ª ed. [S.l]:The MIT Press, 2013. p. ISBN 9780262019668. Qtdade Na Biblioteca para a Disciplina:2
- DESCHAMPS, Jean-Pierre; BIOUL, Gery J.A.; SUTTER, Gustavo D. Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems; ed. [S.l]:Wiley-Interscience, 2006. 808p. ISBN 9780471687832. Qtdade Na Biblioteca para a Disciplina:2
- KILTS, Steve Advanced FPGA Design: Architecture, Implementation, and Optimization; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p. ISBN 9780470054376. Qtdade Na Biblioteca para a Disciplina:2
- NAVABI, Zainalabedin Embedded Core Design with FPGAs; 1ª ed. [S.l]:McGraw-Hill, 2006. 433p. ISBN 9780071474818. Qtdade Na Biblioteca para a Disciplina:2
Comentários: Navabi não estava no PPC e tem 2. Bignel tem 12...
Bibliografia Inicialmente Sugerida
- Bibliografia Básica
- James W. Bignell e Robert Donovan Eletrônica Digital; 5ª ed. São Paulo:Cengage Learning, 2010. 672p. ISBN 9788522107452
- D'amore, Roberto VHDL - Descrição e Síntese de Circuitos Digitais; 2ª ed. [S.l]:LTC, 2012. 259p. ISBN 9788521620549
- Pong P. Chu RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability; 1ª ed. [S.l]:Wiley-IEEE Press, 2006. 694p. ISBN 9780471720928
- Bibliografia Complementar
- NAVABI, Zainalabedin Embedded Core Design with FPGAs; 1ª ed. [S.l]:McGraw-Hill, 2006. 433p. ISBN 9780071474818
- SASS, Ronald; SCHMIDT,Andrew G. Embedded Systems Design with Platform FPGAs: Principles and Practices.; 1ª ed. [S.l]:Morgan Kaufmann, 2010. 464p. ISBN 9780123743336
- KILTS, Steve Advanced FPGA Design: Architecture, Implementation, and Optimization; 1ª ed. [S.l]:Wiley-IEEE, 2007. 352p. ISBN 9780470054376
- Volnei A. Pedroni Finite State Machines in Hardware; 1ª ed. [S.l]:The MIT Press, 2013. p. ISBN 9780262019668
ANEXOS