Mudanças entre as edições de "Cronograma de atividades (DLP2-EngTel)"
Ir para navegação
Ir para pesquisar
(4 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
Linha 1: | Linha 1: | ||
− | {{collapse top| bg=lightgreen | expand=true | Semestre 2015-1 - | + | {{collapse top| bg=lightgreen | expand=true | Semestre 2017-1 - Profs. Arliones Hoeller e Marcos Moecke}} |
+ | {{Cronograma-top}} | ||
+ | {{Cl|1 |14/2 | 2 | UN1 - Apresentação do curso, Projeto de sistemas digitais complexos | Lab Programação}} | ||
+ | {{Cl|2 |15/2 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}} | ||
+ | {{Cl|3 |21/2 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}} | ||
+ | {{Cl|4 |7/3 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}} | ||
+ | {{Cl|5 |14/3 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}} | ||
+ | {{Cl|6 |15/3 | 2 | UN1 - Processo de Síntese do código VDHL | Lab Programação}} | ||
+ | {{Cl|7 |21/3 | 2 | UN1 - Processo de Síntese do código VDHL: Analise das temporizações | Lab Programação}} | ||
+ | {{Cl|8 |28/3 | 2 | UN3 - Projeto de circuitos combinacionais eficientes | Lab Programação}} | ||
+ | {{Cl|9 |29/3 | 2 | UN3 - Projeto de circuitos combinacionais eficientes | Lab Programação}} | ||
+ | {{Cl|10 |4/4 | 2 | UN3 - Projeto de circuitos combinacionais eficientes - Indicação dos tempos de propagação no Chip Planner e uso de Logic lock | Lab Programação}} | ||
+ | {{Cl|11 |11/4 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|12 |12/4 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|13 |18/4 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|14 |25/4 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|15 |26/4 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|16 |2/5 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|17 |9/5 | 2 | UN5 - Máquinas de estados finitos | Lab Programação}} | ||
+ | {{Cl|18 |10/5 | 2 | UN5 - Máquinas de estados finitos | Lab Programação}} | ||
+ | {{Cl|19 |16/5 | 2 | UN5 - Máquinas de estados finitos | Lab Programação}} | ||
+ | {{Cl|20 |23/5 | 2 | UN6 - Register Transfer Methodology | Lab Programação}} | ||
+ | {{Cl|21 |24/5 | 2 | UN6 - Register Transfer Methodology | Lab Programação}} | ||
+ | {{Cl|22 |30/5 | 2 | UN6 - Register Transfer Methodology | Lab Programação}} | ||
+ | {{Cl|23 |6/6 | 2 | UN6 - Register Transfer Methodology | Lab Programação}} | ||
+ | {{Cl|24 |7/6 | 2 | UN7 - Projeto Hierárquico e parametrizado | Lab Programação}} | ||
+ | {{Cl|25 |13/6 | 2 | UN7 - Projeto Hierárquico e parametrizado | Lab Programação}} | ||
+ | {{Cl|26 |20/6 | 2 | UN7 - Projeto Hierárquico e parametrizado | Lab Programação}} | ||
+ | {{Cl|27 |21/6 | 2 | UN8 - Clock e Sincronização | Lab Programação}} | ||
+ | {{Cl|28 |27/6 | 2 | UN8 - Clock e Sincronização | Lab Programação}} | ||
+ | {{Cl|29 |4/7 | 2 | Finalização de Trabalhos | Lab Programação}} | ||
+ | {{Cl|30 |5/7 | 2 | Finalização de Trabalhos | Lab Programação}} | ||
+ | {{cronograma-botton |60}} | ||
+ | {{collapse bottom}} | ||
+ | |||
+ | {{collapse top | Semestre 2016-2 - Profs. Arliones Hoeller e Marcos Moecke}} | ||
+ | {{Cronograma-top}} | ||
+ | {{Cl|1 |10/8 | 2 | UN1 - Apresentação do curso, Projeto de sistemas digitais complexos | Lab Programação}} | ||
+ | {{Cl|2 |15/8 | 2 | UN1 - Processo de Síntese do código VDHL | Lab Programação}} | ||
+ | {{Cl|3 |17/8 | 2 | UN1 - Processo de Síntese do código VDHL: Analise das temporizações | Lab Programação}} | ||
+ | {{Cl|4 |24/8 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}} | ||
+ | {{Cl|5 |29/8 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}} | ||
+ | {{Cl|6 |31/8 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}} | ||
+ | {{Cl|7 |10/9 | 2 | UN2 - Processadores embarcados e depuração em FPGA (Sabado) | Lab Programação}} | ||
+ | {{Cl|8 |12/9 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}} | ||
+ | {{Cl|9 |14/9 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}} | ||
+ | {{Cl|10 |21/9 | 2 | UN3 - Projeto de circuitos combinacionais eficientes | Lab Programação}} | ||
+ | {{Cl|11 |26/9 | 2 | UN3 - Projeto de circuitos combinacionais eficientes | Lab Programação}} | ||
+ | {{Cl|12 |28/9 | 2 | UN3 - Projeto de circuitos combinacionais eficientes - Indicação dos tempos de propagação no Chip Planner e uso de Logic lock | Lab Programação}} | ||
+ | {{Cl|13 |5/10 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|14 |10/10 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|15 |19/10 | 2 | MCC | Lab Programação}} | ||
+ | {{Cl|16 |24/10 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|17 |26/10 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|18 |7/11 | 2 | UN4 - Projeto de circuitos sequenciais eficientes | Lab Programação}} | ||
+ | {{Cl|19 |9/11 | 2 | UN5 - Máquinas de estados finitos | Lab Programação}} | ||
+ | {{Cl|20 |16/11 | 2 | UN5 - Máquinas de estados finitos | Lab Programação}} | ||
+ | {{Cl|21 |21/11 | 2 | UN5 - Máquinas de estados finitos | Lab Programação}} | ||
+ | {{Cl|22 |23/11 | 2 | UN5 - Máquinas de estados finitos | Lab Programação}} | ||
+ | {{Cl|23 |30/11 | 2 | UN6 - Register Transfer Methodology | Lab Programação}} | ||
+ | {{Cl|24 |5/12 | 2 | UN6 - Register Transfer Methodology | Lab Programação}} | ||
+ | {{Cl|25 |7/12 | 2 | UN6 - Register Transfer Methodology | Lab Programação}} | ||
+ | {{Cl|26 |14/12 | 2 | UN7 - Projeto Hierárquico e parametrizado | Lab Programação}} | ||
+ | {{Cl|27 |17/12 | 2 | UN7 - Projeto Hierárquico e parametrizado (sábado 20% EAD) | Lab Programação}} | ||
+ | {{Cl|28 |19/12 | 2 | UN7 - Projeto Hierárquico e parametrizado | Lab Programação}} | ||
+ | {{cronograma-botton |56}} | ||
+ | {{collapse bottom}} | ||
+ | |||
+ | {{collapse top | Semestre 2016-1 - Profs. Arliones Hoeller e Marcos Moecke}} | ||
+ | {{Cronograma-top-aulas}} | ||
+ | {{Cl|1 |22/3 | 2 | Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos | Lab. Programação}} | ||
+ | {{Cl|2 |24/3 | 2 | Síntese de Código VHDL | Lab. Programação}} | ||
+ | {{Cl|3 |29/3 | 2 | Eficiência de Circuitos Combinacionais | Lab. Programação}} | ||
+ | {{Cl|4 |2/4 (sábado) | 2 | Eficiência de Circuitos Combinacionais | Lab. Programação}} | ||
+ | {{Cl|5 |5/4 | 2 | Eficiência de Circuitos Combinacionais | Lab. Programação}} | ||
+ | {{Cl|6 |7/4 | 2 | Eficiência de Circuitos Sequenciais | Lab. Programação}} | ||
+ | {{Cl|7 |12/4 | 2 | Eficiência de Circuitos Sequenciais | Lab. Programação}} | ||
+ | {{Cl|8 |19/4 | 2 | Eficiência de Circuitos Sequenciais | Lab. Programação}} | ||
+ | {{Cl|9 |26/4 | 2 | Eficiência de Circuitos Sequenciais | Lab. Programação}} | ||
+ | {{Cl|10 |3/5 | 2 | Laboratório: Processadores Embarcados (SoC) - Hardware | Lab. Programação}} | ||
+ | {{Cl|11 |5/5 | 2 | Laboratório: Processadores Embarcados (SoC) - Software | Lab. Programação}} | ||
+ | {{Cl|12 |10/5 | 2 | Laboratório: Integração de componentes no SoC + SignalTap | Lab. Programação}} | ||
+ | {{Cl|13 |17/5 | 2 | Laboratório: Componente com Pineline | Lab. Programação}} | ||
+ | {{Cl|14 |19/5 | 2 | Laboratório: Componente com Pineline | Lab. Programação}} | ||
+ | {{Cl|15 |21/5 (sábado) | 2 | Eficiência de Máquinas de Estados | Lab. Programação}} | ||
+ | {{Cl|16 |24/5 | 2 | Eficiência de Máquinas de Estados | Lab. Programação}} | ||
+ | {{Cl|17 |31/5 | 2 | Eficiência de Máquinas de Estados | Lab. Programação}} | ||
+ | {{Cl|18 |2/6 | 2 | Register Transfer Metodology | Lab. Programação}} | ||
+ | {{Cl|19 |7/6 | 2 | Register Transfer Metodology | Lab. Programação}} | ||
+ | {{Cl|20 |14/6 | 2 | Register Transfer Metodology | Lab. Programação}} | ||
+ | {{Cl|21 |16/6 | 2 | Register Transfer Metodology | Lab. Programação}} | ||
+ | {{Cl|22 |21/6 | 2 | Laboratório: Componente utilizando RTM | Lab. Programação}} | ||
+ | {{Cl|23 |28/6 | 2 | Laboratório: Componente utilizando RTM | Lab. Programação}} | ||
+ | {{Cl|24 |30/6 | 2 | Projeto Hierárquico e Parametrização | Lab. Programação}} | ||
+ | {{Cl|25 |5/7 | 2 | Projeto Hierárquico e Parametrização | Lab. Programação}} | ||
+ | {{Cl|26 |12/7 | 2 | Projeto Hierárquico e Parametrização | Lab. Programação}} | ||
+ | {{Cl|27 |14/7 | 2 | Clock e Sincronização | Lab. Programação}} | ||
+ | {{Cl|28 |19/7 | 2 | Clock e Sincronização | Lab. Programação}} | ||
+ | {{Cl|29 |26/7 | 2 | Fechamento de trabalhos | Lab. Programação}} | ||
+ | {{cronograma-botton |58}} | ||
+ | {{collapse bottom}} | ||
+ | |||
+ | {{collapse top| Semestre 2015-2 - Profs. Arliones Hoeller e Marcos Moecke}} | ||
+ | {{Cronograma-top-aulas}} | ||
+ | {{Cl|1 |29/7 | 2 | Laboratório: Processadores Embarcados (SoC) | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|2 |6/10 | 2,4 | Laboratório: Processadores Embarcados (SoC) | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|3 |7/10 | 2 | Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos | Lab. Programação}} | ||
+ | {{Cl|4 |13/10 | 2,4 | Síntese de Código VHDL | Lab. Programação}} | ||
+ | {{Cl|5 |20/10 | 2,4 | Eficiência de Circuitos Combinacionais | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|6 |21/10 | 2 | Eficiência de Circuitos Combinacionais | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|7 |27/10 | 2,4 | Eficiência de Circuitos Combinacionais | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|8 |28/10 | 2 | Eficiência de Circuitos Sequenciais | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|9 |3/11 | 2,4 | Eficiência de Circuitos Sequenciais | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|10 |10/11 | 2,4 | Eficiência de Circuitos Sequenciais | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|11 |11/11 | 2 | Eficiência de Máquinas de Estados | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|12 |17/11 | 2,4 | Eficiência de Máquinas de Estados | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|13 |24/11 | 2,4 | Register Transfer Metodology | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|14 |25/11 | 2 | Register Transfer Metodology | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|15 |1/12 | 2 | Register Transfer Metodology | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|16 |8/12 | 2 | Projeto Hierárquico | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|17 |9/12 | 2 | Projeto Parametrizado | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|18 |15/12 | 2 | Clock e Sincronização | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|19 |22/12 | 2 | Clock e Sincronização | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|20 |2/2 | 2 | Projeto Final | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|21 |10/2 | 2 | Projeto Final | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|22 |16/2 | 2 | Projeto Final | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|23 |23/2 | 2 | Projeto Final | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|24 |24/2 | 2 | Projeto Final | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|25 |1/3 | 2 | Projeto Final | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|26 |8/3 | 2 | Projeto Final | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|27 |9/3 | 2 | Projeto Final | Lab. Programação, Kits FPGA}} | ||
+ | {{Cl|28 |15/3 | 2 | Projeto Final | Lab. Programação, Kits FPGA}} | ||
+ | {{cronograma-botton |54,2 horas}} | ||
+ | |||
+ | {{collapse bottom}} | ||
+ | |||
+ | {{collapse top| Semestre 2015-1 - Profs. Arliones Hoeller e Marcos Moecke}} | ||
{{Cronograma-top}} | {{Cronograma-top}} | ||
{{Cl|1 |5/2 | 2 | Apresentação do curso; Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos. | Lab. Programação}} | {{Cl|1 |5/2 | 2 | Apresentação do curso; Gerenciamento de complexidade; Visão geral do projeto de sistemas digitais complexos. | Lab. Programação}} |
Edição atual tal como às 09h32min de 7 de março de 2017
Semestre 2017-1 - Profs. Arliones Hoeller e Marcos Moecke | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Semestre 2016-2 - Profs. Arliones Hoeller e Marcos Moecke | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Semestre 2016-1 - Profs. Arliones Hoeller e Marcos Moecke | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Semestre 2015-2 - Profs. Arliones Hoeller e Marcos Moecke | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Semestre 2015-1 - Profs. Arliones Hoeller e Marcos Moecke | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|