ELD129003-Engtelecom (Diário) - Prof. Marcos Moecke: mudanças entre as edições
Ir para navegação
Ir para pesquisar
| (7 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
| Linha 2: | Linha 2: | ||
===Unidade 1 - Aula inicial, Introdução a disciplina=== | ===Unidade 1 - Aula inicial, Introdução a disciplina=== | ||
* 1 ENCONTRO | * 1 ENCONTRO | ||
{{collapse top | Unidade 1 - Aula inicial, Introdução a disciplina}} | {{collapse top | expand=true | Unidade 1 - Aula inicial, Introdução a disciplina}} | ||
;Encontro 1 (12 ago.): | ;Encontro 1 (12 ago.): | ||
| Linha 656: | Linha 656: | ||
* 5 ENCONTROS | * 5 ENCONTROS | ||
{{collapse top | Unidade 2 - Dispositivos Lógicos Programáveis}} | {{collapse top | expand=true | Unidade 2 - Dispositivos Lógicos Programáveis}} | ||
<!-- | <!-- | ||
;Encontro 2 (20 mar.): | ;Encontro 2 (20 mar.): | ||
| Linha 841: | Linha 841: | ||
===Unidade 3 - Circuitos sequenciais (Implementação com HDL) === | ===Unidade 3 - Circuitos sequenciais (Implementação com HDL) === | ||
* 18 ENCONTROS | |||
{{collapse top | expand=true | Unidade 3 - Circuitos sequenciais (Implementação com HDL)}} | |||
<!-- | <!-- | ||
;Encontro 6 (3 abr.): | ;Encontro 6 (3 abr.): | ||
*Flip-Flop e circuitos sequenciais. | *Flip-Flop e circuitos sequenciais. | ||
| Linha 1 981: | Linha 1 980: | ||
*Ver funcionamento do [[Display de 7 segmentos]] | *Ver funcionamento do [[Display de 7 segmentos]] | ||
--> | |||
<!-- | <!-- | ||
| Linha 2 097: | Linha 2 096: | ||
===Unidade 4 - Maquinas de Estado Finitas=== | ===Unidade 4 - Maquinas de Estado Finitas=== | ||
* 5 ENCONTROS | |||
{{collapse top | expand=true | Unidade 4 - Maquinas de Estado Finitas}} | |||
<!-- | <!-- | ||
;Encontro 26 (12 jun.) | ;Encontro 26 (12 jun.) | ||
* O que é uma FSM - Finite State Machine | * O que é uma FSM - Finite State Machine | ||
| Linha 2 423: | Linha 2 423: | ||
{{fig|4.15|Diagram de estados do detector de borda - implementação com saídas Mealy melhorado|SD_edge_detector_mealy2.png|200 px| Fonte: <ref name="CHU2006"/>}} | {{fig|4.15|Diagram de estados do detector de borda - implementação com saídas Mealy melhorado|SD_edge_detector_mealy2.png|200 px| Fonte: <ref name="CHU2006"/>}} | ||
--> | |||
<!-- | <!-- | ||
;Encontro reserva | ;Encontro reserva | ||
| Linha 2 453: | Linha 2 453: | ||
===Unidade 5 - Metodologia RT (Register Transfer)=== | ===Unidade 5 - Metodologia RT (Register Transfer)=== | ||
* 7 ENCONTROS | |||
{{collapse top | expand=true | Unidade 5 - Metodologia RT (Register Transfer)}} | |||
<!-- | <!-- | ||
A fonte principal dessa unidade é o capítulo 11 e 12 do livro "RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability, P. P. Chu." <ref name="CHU2006"/> É recomendado que os alunos leiam estes capítulos e usem como fonte de consulta. | A fonte principal dessa unidade é o capítulo 11 e 12 do livro "RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability, P. P. Chu." <ref name="CHU2006"/> É recomendado que os alunos leiam estes capítulos e usem como fonte de consulta. | ||
;Encontro 31 (1 jul.) | ;Encontro 31 (1 jul.) | ||
| Linha 2 707: | Linha 2 708: | ||
{{fig|5.30|Diagrama de RTL do top level |RTL_TL.png|800 px| Igor & Ygor 2025}} | {{fig|5.30|Diagrama de RTL do top level |RTL_TL.png|800 px| Igor & Ygor 2025}} | ||
--> | |||
<!-- | <!-- | ||
;Encontro 35 (18 fev.) | ;Encontro 35 (18 fev.) | ||
| Linha 2 755: | Linha 2 756: | ||
==Avaliações== | ==Avaliações== | ||
Durante o semestre serão realizadas | Durante o semestre serão realizadas 2 avaliações e várias atividades feitas extra classe. | ||
;Data das avaliações: | ;Data das avaliações: | ||
*A1 : Avaliação A1 (peso 35) | *A1 : Avaliação A1 (peso 35) XX/2025 | ||
*A2 : Avaliação A2 (peso 45) | *A2 : Avaliação A2 (peso 45) XX/2025 | ||
*AEs : Média ponderada das AEs (peso 20) | *AEs : Média ponderada das AEs (peso 20) | ||
*R1 : Recuperação de A1 : | *R1 : Recuperação de A1 : XX/2025 | ||
*R2 : Recuperação de A2 : | *R2 : Recuperação de A2 : XX/2025 | ||
*[[Folha de consulta de VHDL]] | *[[Folha de consulta de VHDL]] | ||
<!-- | |||
== Atividade relâmpago (AR) == | == Atividade relâmpago (AR) == | ||
As atividades relâmpago devem ser entregues no Moodle da disciplina. A não entrega dessas atividades não gera nenhum desconto, apenas geram pontos de BÔNUS que são adicionados aos conceitos das avaliações A1 a AN. | As atividades relâmpago devem ser entregues no Moodle da disciplina. A não entrega dessas atividades não gera nenhum desconto, apenas geram pontos de BÔNUS que são adicionados aos conceitos das avaliações A1 a AN. | ||
| Linha 2 846: | Linha 2 848: | ||
== Atividade extra-classe (AE) == | == Atividade extra-classe (AE) == | ||
A média ponderada das atividades extra-classe será considerada no cálculo do conceito final da UC. A entrega das mesmas será feita pelo Moodle, e cada dia de atraso irá descontar 0,2 na nota da atividade. Muitas dessas atividades também geram pontos de BÔNUS que são adicionados aos conceitos das avaliações A1 a AN. Para os BÔNUS só serão considerados projetos entregues no prazo. | A média ponderada das atividades extra-classe será considerada no cálculo do conceito final da UC. A entrega das mesmas será feita pelo Moodle, e cada dia de atraso irá descontar 0,2 na nota da atividade. Muitas dessas atividades também geram pontos de BÔNUS que são adicionados aos conceitos das avaliações A1 a AN. Para os BÔNUS só serão considerados projetos entregues no prazo. | ||
<!-- | |||
===AE1 - Conhecendo os dispositivos lógicos programáveis=== | ===AE1 - Conhecendo os dispositivos lógicos programáveis=== | ||
{{collapse top | expand=true| bg=lightyellow | AE1 - Conhecendo os dispositivos lógicos programáveis}} | {{collapse top | expand=true| bg=lightyellow | AE1 - Conhecendo os dispositivos lógicos programáveis}} | ||
Edição atual tal como às 11h22min de 11 de agosto de 2025
1 Registro on-line das aulas
1.1 Unidade 1 - Aula inicial, Introdução a disciplina
- 1 ENCONTRO
| Unidade 1 - Aula inicial, Introdução a disciplina |
|---|
|
1.2 Unidade REV - PRIMEIRO CONTATO COM VHDL
- 5 ENCONTROS
| Unidade REV - PRIMEIRO CONTATO COM VHDL |
|---|
1.3 Unidade 2 - Dispositivos Lógicos Programáveis
- 5 ENCONTROS
| Unidade 2 - Dispositivos Lógicos Programáveis |
|---|
1.4 Unidade 3 - Circuitos sequenciais (Implementação com HDL)
- 18 ENCONTROS
| Unidade 3 - Circuitos sequenciais (Implementação com HDL) |
|---|
1.5 Unidade 4 - Maquinas de Estado Finitas
- 5 ENCONTROS
| Unidade 4 - Maquinas de Estado Finitas |
|---|
1.6 Unidade 5 - Metodologia RT (Register Transfer)
- 7 ENCONTROS
| Unidade 5 - Metodologia RT (Register Transfer) |
|---|
2 Avaliações
Durante o semestre serão realizadas 2 avaliações e várias atividades feitas extra classe.
- Data das avaliações
- A1 : Avaliação A1 (peso 35) XX/2025
- A2 : Avaliação A2 (peso 45) XX/2025
- AEs : Média ponderada das AEs (peso 20)
- R1 : Recuperação de A1 : XX/2025
- R2 : Recuperação de A2 : XX/2025
- Folha de consulta de VHDL
3 Atividade extra-classe (AE)
A média ponderada das atividades extra-classe será considerada no cálculo do conceito final da UC. A entrega das mesmas será feita pelo Moodle, e cada dia de atraso irá descontar 0,2 na nota da atividade. Muitas dessas atividades também geram pontos de BÔNUS que são adicionados aos conceitos das avaliações A1 a AN. Para os BÔNUS só serão considerados projetos entregues no prazo.
4 Referências Bibliográficas:
Será que uma boa parte do que fazemos com calculo digital será analógico no futuro? Future Computers Will Be Radically Different (Analog Computing)