Mudanças entre as edições de "Especificando o valor de Power-Up do flip-flop D"
Ir para navegação
Ir para pesquisar
Figura 1 - Technology Map de Flip-flop D de borda de subida com power-up BAIXO (default)
Fonte: Elaborado pelo autor.
Figura 2 - Technology Map de Flip-flop D de borda de subida, com power-up ALTO
Fonte: Elaborado pelo autor.
Figura 3 - Technology Map de Flip-flop D de borda de subida, com power-up ALTO, mas com reset assincrono
Fonte: Elaborado pelo autor.
(Criou página com 'Ao usar registradores (flip_flops), você pode definir o valor que cada flip_flop assume ao ser ligado, definindo o valor inicial com: signal <nome_saida_FF> : std_logic '''...') |
|||
(2 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
Linha 1: | Linha 1: | ||
− | Ao usar registradores (flip_flops), você pode definir o valor que cada flip_flop assume ao ser | + | Ao usar registradores (flip_flops), você pode definir o valor que cada flip_flop assume ao ser energizado, definindo o valor inicial no momento da declaração do sinal: |
signal <nome_saida_FF> : std_logic ''':= '1''''; | signal <nome_saida_FF> : std_logic ''':= '1''''; | ||
− | ou | + | ou da porta da entidade |
port ( | port ( | ||
... | ... | ||
<nome_saida_FF> : out std_logic ''':= '1''''); | <nome_saida_FF> : out std_logic ''':= '1''''); | ||
− | |||
− | {{fig|1 |Technology Map de Flip-flop D de borda de subida | + | Se nada for declarado (por default) o flip_flop irá assumir o valor 0 no power-up. |
+ | {{fig|1|Technology Map de Flip-flop D de borda de subida com power-up BAIXO (default) | FF_D_PU0.png | 400 px | }} | ||
− | {{fig|2 |Technology Map de Flip-flop D de borda de subida, com power-up | + | Se for definido um valor 1 no power-up, será acrescentado um inversor na entrada de dados e na saída do flip-flop. |
+ | {{fig|2 |Technology Map de Flip-flop D de borda de subida, com power-up ALTO | FF_D_PU1.png | 400 px | }} | ||
+ | Caso seja especificado um valor de power-up e também usado um sinal de reset assincrono no flip-flop, a especificação do valor de power-up será ignorada. | ||
+ | {{fig|3 |Technology Map de Flip-flop D de borda de subida, com power-up ALTO, mas com reset assincrono | FF_D_PU1_RST.png | 400 px | }} | ||
− | + | ;Ver: | |
− | + | *[https://www.intel.com/content/www/us/en/docs/programmable/683082/23-1/specifying-a-power-up-value.html 1.5.1.1. Specifying a Power-Up Value] - INTEL | |
− | * | + | *[https://www.intel.com/content/www/us/en/docs/programmable/683082/23-1/register-power-up-values.html 1.5.1. Register Power-Up Values] - INTEL |
Edição atual tal como às 13h29min de 18 de outubro de 2023
Ao usar registradores (flip_flops), você pode definir o valor que cada flip_flop assume ao ser energizado, definindo o valor inicial no momento da declaração do sinal:
signal <nome_saida_FF> : std_logic := '1';
ou da porta da entidade
port ( ... <nome_saida_FF> : out std_logic := '1');
Se nada for declarado (por default) o flip_flop irá assumir o valor 0 no power-up.
Figura 1 - Technology Map de Flip-flop D de borda de subida com power-up BAIXO (default)
Se for definido um valor 1 no power-up, será acrescentado um inversor na entrada de dados e na saída do flip-flop.
Figura 2 - Technology Map de Flip-flop D de borda de subida, com power-up ALTO
Caso seja especificado um valor de power-up e também usado um sinal de reset assincrono no flip-flop, a especificação do valor de power-up será ignorada.
Figura 3 - Technology Map de Flip-flop D de borda de subida, com power-up ALTO, mas com reset assincrono
- Ver
- 1.5.1.1. Specifying a Power-Up Value - INTEL
- 1.5.1. Register Power-Up Values - INTEL