(6 revisões intermediárias pelo mesmo usuário não estão sendo mostradas)
Linha 1:
Linha 1:
=Apresentação=
=Laboratório 1=
Os contadores são circuitos que utilizam flip-flops e são aplicados, principalmente, em contagens, diversas, divisão de frequência, medição de frequência e tempo, divisão de formas de onda e conversão de analógico para digital. Estes circuitos sequenciais são divididos basicamente em duas categorias:
*Contadores assíncronos; e
O primeiro experimento da turma de Digital 2 do Técnico em Eletroeletrônica vai ser realizado no formato de ANP utilizando o ''software Proteus'' ou página/site do [https://www.falstad.com/circuit/ ''falstad'']. Os alunos terão que montar o circuito do Latch RS Controlado, na forma de blocos, - a partir das portas lógicas AND (E) e NOR (NOU), e simular o funcionamento comprovando o funcionamento através do correto preenchimento da tabela verdade.
*Contadores síncronos.
Basicamente a principal diferença entre eles é que o síncrono utiliza um sinal de ''clock'' comum a todos os flip-flops e o assíncrono possuí um sinal de ''clock'' que é dividido até o último flip-flops.
==Latch RS Controlado==
=Contadores Assíncronos=
;Objetivo: Testar o funcionamento de um circuito Latch RS Controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 1.
Estes contadores também são conhecidos como seriais ou contadores por pulsação (''ripple counter''). Tal nome advém do fato dos flip-flops (FF) do contador não serem disparados diretamente pelo sinal de ''clock''. Cada FF é disparado pela saída do FF anterior. Esta característica torna estes contadores limitados em termos de velocidade, pois o tempo de ativação (tempo de resposta) é dado aproximadamente pela soma dos tempos de atraso de propagação de cada FF.
<br>
[[Imagem:fig4_DIG222802.png|center|300px]]
==Crescente==
Um circuito típico de um contador assíncrono crescente construído com FF do tipo JK é mostrado na Figura 1. Os FF JK estão com ambas entradas J e K permanentemente em nível alto, estando configuradas portanto como FF tipo T. Cada FF é disparado pela saída do FF anterior. A Figura 2 mostra o diagrama de tempo para esse contador.
[[Imagem:fig14_DIG222802.png|center|500px]]
<center>
Figura 1 - Contador assíncrono crescente.
</center>
[[Imagem:fig15_DIG222802.png|center|600px]]
<center>
<center>
Figura 2 - Diagrama de tempo do contador assíncrono crescente.
O contador tem como conteúdo (estado interno) a contagem do número de transições negativas do ''clock'', de forma que quando ocorre uma transição o conteúdo é incrementado de uma unidade. O conteúdo do contador é dado pelo número binário DCBA, onde A é o bit LSB (bit menos significativo) e D é o bit MSB (bit mais significativo).
#O trabalho é individual;
O modulo (MOD) de um contador é o seu número de estados distintos, portanto, o módulo de um contador com N FF pode ser no máximo o número de possíveis saídas (<math>2^N</math>). A Tabela mostra os estados de contagem de um contador assíncrono com 4 FF (4 bits). Podemos perceber que após 16 transições de ''clock'' o contador reinicia a contagem. Por isso, este contador é de MOD-16, ou seja, tem 16 estados distintos (0000b até 1111b).
#Desenhar as ligações utilizando o esquemático dos CIs;
Nos contadores assíncronos, a frequência do ''clock'' é dividida por 2 em cada FF, ou seja: na saída A temos ''clock/2'', e na saída D temos ''clock/16''. Portanto, os contadores assíncronos são divisores de frequência e no último FF a frequência de ''clock'' é dividida pelo módulo do contador.
#Desenhar o diagrama de pinagem de todos os CI utilizados (''pesquisar no datasheet'');
#Montar o circuito no software Proteus ou na página do ''falstad'';
## Fazer a ligação entre as portas lógicas do circuito;
## Fazer a ligação de R, S e C com entradas lógicas;
## Fazer a ligação das Saídas Q e Q\ com saídas lógicas;
#Completar a Tabela Verdade.
==Contadores de Módulo==
;Nota: No relatório é necessário listar qual o ''software'' que utilizou e se usou celular, tablet ou computador (PC, notebook, laptop).
Para obter um contador com módulo menor do que <math>2^N</math> é necessário adicionar um circuito decodificador para reiniciar a contagem antes de chegar ao valor máximo (ou mínimo). A Figura 3 mostra um contador MOD-6. Se não houvesse a porta NAND ligada nas entradas CLR dos FF o módulo do contador seria 8. A sequência de estados do contador MOD-6 é mostrada nas Figura 4 e Tabela 2. Note que na transição do 6º ''clock'' o estado do contador passa temporariamente pelo estado (110b), o qual faz com que a saída da porta NAND passe para o estado BAIXO, causando o CLR nos FF, e consequentemente levando o contador para o estado (000b).
==Relatório==
O relatório simplificado deverá ser preenchido e postado em PDF no SIGAA dentro do prazo combinado para atividade. O relatório pode ser digital, escrito manualmente ou mesclado, ou seja, parte de texto digitada com parte de desenho feita manualmente. E deve conter os elementos mencionados em Modelo/Conteúdo.
[[Imagem:fig16_DIG222802.png|center|500px]]
<center>
Figura 3 - Contador assíncrono com módulo < <math>2^N</math>.
</center>
[[Imagem:fig17_DIG222802.png|center|600px]]
===Modelo/Conteúdo===
<center>
Figura 4 - Diagrama de tempo do contador com módulo < <math>2^N</math>.
:3.1 Software utilizado <span style="color:#E6E6E6;">''Nome do software utilizado e a versão (se tiver).''</span>
:3.2 Componentes utilizados <span style="color:#E6E6E6;">''Listar, um abaixo do outro, o nome dos componentes utilizados como: portas lógicas, circuitos integrados (CI), elementos de entrada e saída dos circuitos.''</span>
<b>4 Desenvolvimento</b>
:4.1 Diagrama de blocos <span style="color:#E6E6E6;">''Diagrama de blocos e suas conexões, bem como o nome das portas lógicas e CIs (TTL) utilizados. Ex. 7408, 7474, 7486...''</span>
:4.2 Diagrama de pinagem <span style="color:#E6E6E6;">''Desenho dos CI com pinos e ligações internas. Você encontra no datasheet do componente.''</span>
<b>5 Resultados e Discussões</b> <span style="color:#E6E6E6;">''Aqui você vai descrever, em linguagem técnica, como foi comprovado (ou não) o funcionamento do circuito simulado. Ex. Quando eu colocava 1 na entrada X e saída Y ia para 0 enquanto a saída Y\ ia para 1. Não deixar de destacar situações especiais e mesmo o funcionamento de portas lógicas e circuitos envolvidos.''</span><br>
<b>6 Conclusões</b><span style="color:#E6E6E6;">''Aqui você deve escrever uma opinião pessoal sobre a simulação e ligação com o conteúdo das videoaulas e material do SIGAA/WiKi.''</span>
O diagrama de transição de estados do contador de 3 bits MOD-6 é mostrado na Figura 5. No diagrama de transição as linhas contínuas indicam a passagem pelos estados estáveis (000b 101b) e as linhas tracejadas indicam a passagem pelos estados temporários (110b). O estado (111b) embora possível não é atingível.
===Critérios avaliativos===
Com base no Modelo/Conteúdo - Item X: pontuação:
[[Imagem:fig18_DIG222802.png|center|350px]]
::Item 1: 1
<center>
::Item 2: 1
Figura 5 - Diagrama de transição de estados de um contador MOD-6.
::Item 3: 1
</center>
::Item 4: 2
::Item 5: 4
::Item 6: 1
Para a construção de um contador módulo X menor que o módulo máximo, o procedimento deve seguir as etapas:
::'''Resultado''': 10
*Determinar o menor número ''N'' de FF tal que <math>2^N \le X</math>.
=Referências=
::Exemplo: MOD-12 <math>\rightarrow</math> N = 16.
*Conectar a porta NAND nas entradas assíncronas <math>\overline{CLR}</math> de todos os FF. Se <math>2^N = X</math>, não é necessário conectar nada a entrada;
*Conectar as saídas que estarão em ALTO na contagem X, na porta NAND.
::Exemplo: 12 = 1100b D = 1 e C = 1, conectar D e C a porta NAND.
Os contadores de década (ou decádico) são contadores que possuem 10 estados distintos, não importando a sequência de contagem. Quando um contador decádico realiza a contagem em sequência binária crescente de 0000b a 1001b (0 a 9), ele é chamado de contador BCD. A Figura 6 mostra o CI 7490.
O circuito integrado TTL 7490 consiste num contador de década, divisor por 2 e por 5, com saídas BCD. Cada circuito integrado exige uma corrente de 32 mA e a máxima frequência de contagem é 18 MHz. A contagem ocorre nas transições negativas do sinal de ''clock''. Este circuito é encontrado em versões mais rápidas nas subfamílias TTLs correspondentes. [https://www.jameco.com/Jameco/Products/ProdDS/50690.pdf Datasheet 7490 - Contador Decádico]
==Decrescente==
Os contadores que contam progressivamente a partir do zero são denominados contadores crescentes (ou ascendentes). Já os contadores que contam do valor máximo até zero são chamados decrescentes (ou descendentes). A Figura 7 mostra a configuração para um contador decrescente construído com FF do tipo JK. A configuração é semelhante à do contador crescente, com a única diferença de cada FF é disparado pela saída '''Q\''' no lugar de '''Q'''.
[[Imagem:fig19_DIG222802.png|center|500px]]
<center>
Figura 7 - Contador assíncrono decrescente.
</center>
A Figura 8 mostra o diagrama de tempo das saídas do contador, enquanto que a Tabela 3 mostra a contagem das transições do ''clock'' e os estados correspondentes ao contador. O diagrama de estados do contador decrescente é mostrado na Figura 9 (b), enquanto que o diagrama do contador crescente é mostrado na Figura 9 (a). Note que nos dois diagramas o contador passa por todos os estados.
[[Imagem:fig20_DIG222802.png|center|350px]]
<center>
Figura 8 - Diagrama de tempo do contador assíncrono decrescente.
! style="background:#6A5ACD; color:white; width: 20px;" | Estado
|-
| 0
| 0
| 0
| 0
| 0
| 0
|-
| 1
| 1
| 1
| 1
| 7
| 1
|-
| 2
| 1
| 1
| 0
| 6
| 2
|-
| 3
| 1
| 0
| 1
| 5
| 3
|-
| 4
| 1
| 0
| 0
| 4
| 4
|-
| 5
| 0
| 1
| 1
| 3
| 5
|-
| 6
| 0
| 1
| 0
| 2
| 6
|-
| 7
| 0
| 0
| 1
| 1
| 7
|-
| 8
| 0
| 0
| 0
| 0
| 0
|-
| 9
| 1
| 1
| 1
| 7
| 1
|-
| 10
| 1
| 1
| 0
| 6
| 2
|}
[[Imagem:fig21_DIG222802.png|center|450px]]
<center>
Figura 9 - Diagrama de transição de estados do contador MOD-8.
</center>
==Atrasos de Propagação==
Em um contador assíncrono cada FF é disparado pela saída de um FF anterior. Essa característica traz como desvantagem o acumulo dos tempos de '''atraso de propagação'''. Isso pode ser visto na Figura 10. Ao passar por um FF, o sinal de ''clock'' sofre um atraso de propagação <math>t_{pd}</math> e esse efeito é somado até o último FF, gerando um atraso total de <math>N.t_{pd}</math>, onde N é o número de FF.
[[Imagem:fig23_DIG222802.png|center|450px]]
<center>
Figura 10 - Contador assíncrono ascendente-descendente.
</center>
Para que um contador assíncrono funcione de modo confiável é necessário que o atraso total de propagação seja menor que o período de ''clock'' usado: <math>T_{clk} \ge N.t_{pd}</math>, ou ainda, em termos de frequência máxima, que <math>f_{max}=\frac{1}{N.t_{pd}}</math>.
=Exercício=
[1] Complete o circuito abaixo para que funcione como contador '''assíncrono''' crescente.
[[Imagem:fig78_DIG222802.png|center|600px]]
[2] Utilizando o mesmo circuito, faça as modificações necessárias para que funcione como contador '''assíncrono''' decrescente.
=Referências=
[1] Apostila do CURSO DE ELETRÔNICA DIGITAL. CEFET/SC: São José, 2011.
O primeiro experimento da turma de Digital 2 do Técnico em Eletroeletrônica vai ser realizado no formato de ANP utilizando o software Proteus ou página/site do falstad. Os alunos terão que montar o circuito do Latch RS Controlado, na forma de blocos, - a partir das portas lógicas AND (E) e NOR (NOU), e simular o funcionamento comprovando o funcionamento através do correto preenchimento da tabela verdade.
1.1 Latch RS Controlado
Objetivo
Testar o funcionamento de um circuito Latch RS Controlado, feito a partir das portas lógicas AND (E) e NOR (NOU) como mostra a Figura 1.
Figura 1 - Latch RS controlado.
Tabela Verdade
C
R
S
Q
Q\
0
X
X
1
0
0
1
0
1
1
1
0
1
1
1
X= qualquer valor.
1.2 Procedimento
O trabalho é individual;
Desenhar as ligações utilizando o esquemático dos CIs;
Desenhar o diagrama de pinagem de todos os CI utilizados (pesquisar no datasheet);
Montar o circuito no software Proteus ou na página do falstad;
Fazer a ligação entre as portas lógicas do circuito;
Fazer a ligação de R, S e C com entradas lógicas;
Fazer a ligação das Saídas Q e Q\ com saídas lógicas;
Completar a Tabela Verdade.
Nota
No relatório é necessário listar qual o software que utilizou e se usou celular, tablet ou computador (PC, notebook, laptop).
1.3 Relatório
O relatório simplificado deverá ser preenchido e postado em PDF no SIGAA dentro do prazo combinado para atividade. O relatório pode ser digital, escrito manualmente ou mesclado, ou seja, parte de texto digitada com parte de desenho feita manualmente. E deve conter os elementos mencionados em Modelo/Conteúdo.
1.3.1 Modelo/Conteúdo
1 Identificação:
1.1 Título do Relatório Nome do experimento
1.2 Nome do professor Nome completo sem abreviaturas.
1.3 Data Dia/mês/ano em que foi realizado.
1.4 Curso Nome do curso.
1.5 Unidade Curricular Nome da unidade curricular.
1.6 Nome do aluno Nome completo do aluno sem abreviações.
2 Objetivos
2.1 Objetivos Gerais Descreva os objetivos gerais. Ex. Testar o funcionamento do circuito...
3.1 Software utilizado Nome do software utilizado e a versão (se tiver).
3.2 Componentes utilizados Listar, um abaixo do outro, o nome dos componentes utilizados como: portas lógicas, circuitos integrados (CI), elementos de entrada e saída dos circuitos.
4 Desenvolvimento
4.1 Diagrama de blocos Diagrama de blocos e suas conexões, bem como o nome das portas lógicas e CIs (TTL) utilizados. Ex. 7408, 7474, 7486...
4.2 Diagrama de pinagem Desenho dos CI com pinos e ligações internas. Você encontra no datasheet do componente.
5 Resultados e DiscussõesAqui você vai descrever, em linguagem técnica, como foi comprovado (ou não) o funcionamento do circuito simulado. Ex. Quando eu colocava 1 na entrada X e saída Y ia para 0 enquanto a saída Y\ ia para 1. Não deixar de destacar situações especiais e mesmo o funcionamento de portas lógicas e circuitos envolvidos. 6 ConclusõesAqui você deve escrever uma opinião pessoal sobre a simulação e ligação com o conteúdo das videoaulas e material do SIGAA/WiKi.
