Mudanças entre as edições de "DLP29007-2018-1"
Ir para navegação
Ir para pesquisar
| Linha 15: | Linha 15: | ||
** http://www.tkt.cs.tut.fi/kurssit/1426/S12/Ex/ex4/Binary2BCD.pdf | ** http://www.tkt.cs.tut.fi/kurssit/1426/S12/Ex/ex4/Binary2BCD.pdf | ||
** https://stackoverflow.com/questions/23871792/convert-8bit-binary-number-to-bcd-in-vhdl | ** https://stackoverflow.com/questions/23871792/convert-8bit-binary-number-to-bcd-in-vhdl | ||
| − | * [http://www.terasic.com.tw/cgi-bin/page/archive_download.pl?Language=English&No=502&FID=cd9c7c1feaa2467c58c9aa4cc02131af Manual DE2-115] | + | |
| + | |||
| + | =DE2-115= | ||
| + | *[http://www.terasic.com.tw/cgi-bin/page/archive_download.pl?Language=English&No=502&FID=cd9c7c1feaa2467c58c9aa4cc02131af Manual DE2-115] | ||
| + | *[[Interfaces_de_entrada_e_sa%C3%ADda_da_DE2-115 | Interfaces de entrada e saída da DE2-115]] | ||
| + | *[[Preparando_para_gravar_o_circuito_lógico_no_FPGA | Preparando para gravar o circuito lógico no FPGA]] | ||
Edição das 08h24min de 23 de maio de 2018
Dispositivos Lógicos Programáveis 2
- Professor: Roberto de Matos
- Horário das aulas e atendimento paralelo
- Plano de Ensino (NÃO OFICIAL - SENDO REVISTO)
Material atualizado
- Lecture 03: Efficient Design of Combinational Circuits (atualização em andamento)
- Prática Cap. 7
- Labx11.qar
- Esquemático Mercúrio
- Binary to BCD: