Mudanças entre as edições de "Cronograma de atividades (DLP1-EngTel)"
Ir para navegação
Ir para pesquisar
(8 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
Linha 1: | Linha 1: | ||
− | {{collapse top| bg=lightgreen | expand=true | Semestre | + | {{collapse top| bg=lightgreen | expand=true | Semestre 2017-2 - Prof. Marcos Moecke}} |
+ | |||
+ | {{collapse bottom}} | ||
+ | |||
+ | {{collapse top| Semestre 2017-1 - Prof. Marcos Moecke}} | ||
+ | {{Cronograma-top}} | ||
+ | {{Cl|1 |10/2 | 2 | Apresentação da disciplina, UN1 - Dispositivos lógicos programáveis | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|2 |14/2 | 2 | UN1 - Dispositivos lógicos programáveis | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|3 |17/2 | 2 | UN1 - Dispositivos lógicos programáveis | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|4 |20/2 | 2 | UN2 - Introdução ao VHDL e ambiente EDA Quartus | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|5 |21/2 | 2 | UN2 - Introdução ao VHDL e ambiente EDA Quartus | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|6 |24/2 | 2 | UN3 - Tipos de Dados em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|7 |3/3 | 2 | UN3 - Tipos de Dados em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|8 |6/3 | 2 | UN3 - Tipos de Dados em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|9 |7/3 | 2 | UN3 - Tipos de Dados em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|10 |10/3 | 2 | UN3 - Tipos de Dados em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|11 |14/3 | 2 | UN3 - Operadores em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|12 |17/3 | 2 | UN3 - Operadores em VHDL, Atributos em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|13 |20/3 | 2 | UN3 - Atributos em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|14 |21/3 | 2 | UN4 - Código Concorrente (WHEN, SELECT) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|15 |24/3 | 2 | UN4 - Código Concorrente (GENERATE) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|16 |28/3 | 2 | UN4 - Código Concorrente (Exemplos, ALU) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|17 |31/3 | 2 | UN4 - Código Concorrente (circuitos aritméticos) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|18 |3/4 | 2 | UN4 - Código Concorrente (circuitos aritméticos) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|19 |4/4 | 2 | UN4 - Código Concorrente (circuitos aritméticos) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|20 |7/4 | 2 | UN4 - Código Concorrente (Exemplos) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|21 |11/4 | 2 | UN5 - Código Sequencial (PROCESS, IF, WAIT) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|22 |17/4 | 2 | Avaliação A1 - UN2, UN3, UN4 | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|23 |18/4 | 2 | UN5 - Código Sequencial (LOOP) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|24 |25/4 | 2 | UN5 - Código Sequencial (CASE) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|26 |2/5 | 2 | UN5 - Código Sequencial (Exercicios) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|27 |5/5 | 2 | UN5 - Código Sequencial (Exercicios) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|28 |9/5 | 2 | UN6 - Projeto hierárquico (PACKAGE, COMPONENT) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|29 |12/5 | 2 | UN6 - Projeto hierárquico (COMPONENT, Exemplos) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|30 |15/5 | 2 | UN6 - Projeto hierárquico (CONFIGURATION) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|31 |16/5 | 2 | UN6 - Projeto hierárquico (FUNCTION, ASSERT) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|32 |19/5 | 2 | UN6 - Projeto hierárquico (PROCEDURE) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|33 |23/5 | 2 | UN6 - Projeto hierárquico (Exercicios) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|34 |26/5 | 2 | UN6 - Projeto hierárquico (Exercicios) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|35 |29/5 | 2 | UN7 - Simulação de sistemas digitais com Modelsim e testbench em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|36 |30/5 | 2 | UN7 - Simulação de sistemas digitais com Modelsim e testbench em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|37 |2/6 | 2 | UN7 - Simulação de sistemas digitais com Modelsim e testbench em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|38 |6/6 | 2 | UN8 - Introdução ao Projeto de Maquinas de Estado Finitas (FSM) em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|39 |9/6 | 2 | UN8 - Introdução ao Projeto de Maquinas de Estado Finitas (FSM) em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|40 |12/6 | 2 | UN8 - Introdução ao Projeto de Maquinas de Estado Finitas (FSM) em VHDL | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|41 |13/6 | 2 | Avaliação A2 | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|42 |20/6 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|43 |23/6 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|44 |26/6 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|45 |27/6 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|46 |30/6 | 2 | UN8 - Projeto Final (implementação no kit DE2-115 e apresentação das equipes) | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{Cl|47 |4/7 | 2 | UN8 - Projeto Final (Entrega do Relatório) – Recuperação R12 - UN2 até UN6 | Lab Redes2, Quartus II, Modelsim}} | ||
+ | {{cronograma-botton |92}} | ||
+ | {{collapse bottom}} | ||
+ | |||
+ | {{collapse top| Semestre 2016-2 - Prof. Marcos Moecke}} | ||
{{Cronograma-top}} | {{Cronograma-top}} | ||
+ | {{Cl|1 |11/8 | 2 | Apresentação da disciplina, UN1 - Dispositivos lógicos programáveis | Lab Programação - Quartus II}} | ||
+ | {{Cl|2 |16/8 | 2 | UN1 - Dispositivos lógicos programáveis | Lab Programação - Quartus II}} | ||
+ | {{Cl|3 |18/8 | 2 | UN2 - Introdução ao VHDL e ambiente EDA Quartus | Lab Programação - Quartus II}} | ||
+ | {{Cl|4 |22/8 | 2 | UN2 - Introdução ao VHDL e ambiente EDA Quartus | Lab Programação - Quartus II}} | ||
+ | {{Cl|5 |23/8 | 2 | UN2 - Introdução ao VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|6 |25/8 | 2 | UN3 - Tipos de Dados em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|7 |30/8 | 2 | UN3 - Tipos de Dados em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|8 |1/9 | 2 | UN3 - Tipos de Dados em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|9 |5/9 | 2 | UN3 - Tipos de Dados em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|10 |6/9 | 2 | UN3 - Operadores em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|11 |8/9 | 2 | UN3 - Operadores em VHDL, Atributos em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|12 |13/9 | 2 | UN3 - Atributos em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|13 |15/9 | 2 | UN4 - Código Concorrente (WHEN, SELECT) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|14 |19/9 | 2 | UN4 - Código Concorrente (GENERATE) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|15 |20/9 | 2 | UN4 - Código Concorrente (Exemplos, ALU) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|16 |22/9 | 2 | UN4 - Código Concorrente (circuitos aritméticos) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|17 |27/9 | 2 | UN4 - Código Concorrente (Exemplos, Gray) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|18 |29/9 | 2 | UN4 - Código Concorrente (Exercicios) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|19 |3/10 | 2 | UN4 - Código Concorrente (Exercicios) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|20 |4/10 | 2 | UN5 - Código Sequencial (PROCESS, IF, WAIT) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|21 |6/10 | 2 | UN5 - Código Sequencial (LOOP) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|22 |11/10 | 2 | UN5 - Código Sequencial (CASE) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|23 |13/10 | 2 | UN5 - Código Sequencial (Exercicios) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|24 |17/10 | 2 | UN5 - Código Sequencial (Exercicios) | }} | ||
+ | {{Cl|25 |18/10 | 2 | Avaliação A1 - UN2, UN3, UN4 | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|26 |20/10 | 2 | Correção de A1, UN5 - Código Sequencial (Exercicios) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|27 |25/10 | 2 | UN6 - Projeto hierárquico (PACKAGE, COMPONENT) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|28 |27/10 | 2 | UN6 - Projeto hierárquico (COMPONENT, Exemplos) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|29 |31/10 | 2 | UN6 - Projeto hierárquico (CONFIGURATION) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|30 |1/11 | 2 | UN6 - Projeto hierárquico (FUNCTION, PROCEDURE, ASSERT) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|31 |3/11 | 2 | UN7 - Tipos de simulação, QSIM x Modelsim | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|32 |8/11 | 2 | UN7 - Simulação funcional com Modelsim com testbench .do | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|33 |10/11 | 2 | UN8 - Projeto Final (discussão da proposta de projeto) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|34 |17/11 | 2 | UN8 - Projeto Final (definição das equipes, especificação de cada bloco) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|35 |19/11 | 4 | UN7 - Simulação funcional com Modelsim com testbench vhdl | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|36 |22/11 | 2 | UN7 - Simulação funcional com Modelsim com testbench vhdl e verificação automática. | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|37 |24/11 | 2 | UN8 - Projeto Final (Definição do bloco TOP ENTITY das equipes, integração com os pares) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|38 |28/11 | 2 | Avaliação A2p1- UN5, UN6 | Lab Programação - Quartus II, Modelsim, QSIM}} | ||
+ | {{Cl|39 |29/11 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|40 |1/12 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|41 |6/12 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|42 |8/12 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|43 |12/12 | 2 | Avaliação A2p2 - UN5 e UN6 | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|44 |13/12 | 2 | UN8 - Projeto Final (entrega da documentação final) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|45 |15/12 | 2 | Recuperação R12 - UN2 até UN6 | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|46 |20/12 | 2 | UN8 - Projeto Final (apresentação das equipes) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{cronograma-botton |94}} | ||
+ | {{collapse bottom}} | ||
+ | |||
+ | {{collapse top| Semestre 2016-1 - Prof. Marcos Moecke}} | ||
+ | {{Cronograma-top}} | ||
+ | {{Cl|1 |23/3 | 2 | Apresentação da disciplina, UN1 - Introdução aos dispositivos lógicos programáveis | Lab Programação - Quartus II}} | ||
+ | {{Cl|2 |28/3 | 2 | UN1 - Introdução aos dispositivos lógicos programáveis | Lab Programação - Quartus II}} | ||
+ | {{Cl|3 |30/3 | 2 | UN2 - Introdução ao VHDL e ambiente EDA Quartus | Lab Programação - Quartus II}} | ||
+ | {{Cl|4 |31/3 | 2 | UN2 - Introdução ao VHDL e ambiente EDA Quartus | Lab Programação - Quartus II}} | ||
+ | {{Cl|5 |4/4 | 2 | UN2 - Introdução ao VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|6 |6/4 | 2 | UN3 - Tipos de Dados em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|7 |11/4 | 2 | UN3 - Tipos de Dados em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|8 |13/4 | 2 | UN3 - Tipos de Dados em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|9 |14/4 | 2 | UN3 - Tipos de Dados em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|10 |18/4 | 2 | UN3 - Operadores em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|11 |20/4 | 2 | UN3 - Operadores em VHDL, Atributos em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|12 |25/4 | 2 | UN3 - Atributos em VHDL | Lab Programação - Quartus II}} | ||
+ | {{Cl|13 |27/4 | 2 | UN4 - Código Concorrente (WHEN, SELECT) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|14 |28/4 | 2 | UN4 - Código Concorrente (GENERATE) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|15 |2/5 | 2 | UN4 - Código Concorrente (Exemplos, ALU) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|16 |4/5 | 2 | UN4 - Código Concorrente (circuitos aritméticos) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|17 |9/5 | 2 | UN4 - Código Concorrente (Exemplos, Gray) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|18 |11/5 | 2 | UN4 - Código Concorrente (Exercicios) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|19 |12/5 | 2 | UN4 - Código Concorrente (Exercicios) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|20 |16/5 | 2 | UN5 - Código Sequencial (PROCESS, WAIT) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|21 |18/5 | 2 | UN5 - Código Sequencial (LOOP) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|22 |23/5 | 2 | UN5 - Código Sequencial (CASE) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|23 |25/5 | 2 | UN5 - Código Sequencial (Exercicios) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|25 |30/5 | 2 | Avaliação A1 - UN2, UN3, UN4 | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|26 |1/6 | 2 | Correção de A1, UN5 - Código Sequencial (Exercicios) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|27 |6/6 | 2 | UN6 - Projeto a nível de sistema (PACKAGE, COMPONENT) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|28 |8/6 | 2 | UN6 - Projeto a nível de sistema (COMPONENT, Exemplos) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|29 |13/6 | 2 | UN6 - Projeto a nível de sistema (CONFIGURATION) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|30 |15/6 | 2 | UN6 - Projeto a nível de sistema (FUNCTION, PROCEDURE, ASSERT) | Lab Programação - Quartus II, QSIM}} | ||
+ | {{Cl|31 |16/6 | 2 | UN7 - Simulação com Modelsim e QSIM | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|32 |20/6 | 2 | UN7 - Simulação funcional com Modelsim com testbench .do | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|33 |22/6 | 2 | UN8 - Projeto Final (discussão da proposta de projeto) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|34 |23/6 | 2 | UN8 - Projeto Final (definição das equipes, especificação de cada bloco) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|35 |25/6 | 2 | UN7 - Simulação funcional com Modelsim com testbench vhdl | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|36 |27/6 | 2 | UN7 - Simulação funcional com Modelsim com testbench vhdl e verificação automática. | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|37 |29/6 | 2 | UN8 - Projeto Final (Definição do bloco TOP ENTITY das equipes, integração com os pares) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|38 |4/7 | 2 | Avaliação A2p1- UN5, UN6 | Lab Programação - Quartus II, Modelsim, QSIM}} | ||
+ | {{Cl|39 |6/7 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|40 |7/7 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|41 |9/7 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|42 |11/7 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|43 |13/7 | 2 | UN8 - Projeto Final (trabalho das equipes, orientação) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|44 |18/7 | 2 | UN8 - Projeto Final (integração dos pares) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|45 |20/7 | 2 | Avaliação A2p2 - UN5 e UN6 | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|46 |21/7 | 2 | UN8 - Projeto Final (entrega da documentação final) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|47 |25/7 | 2 | Recuperação R12 - UN2 até UN6 | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{Cl|48 |27/7 | 2 | UN8 - Projeto Final (apresentação das equipes) | Lab Programação - Quartus II, Modelsim}} | ||
+ | {{cronograma-botton |94}} | ||
+ | {{collapse bottom}} | ||
+ | |||
+ | {{collapse top| Semestre 2015-2 - Prof. Marcos Moecke}} | ||
+ | {{Cronograma-top-aulas}} | ||
+ | {{Cl|1 |29/7 | 2 | Aula inaugural, apresentação da disciplina | Sala de Aula, Projetor multimídia }} | ||
+ | {{Cl|2 |2/10 | 2 | Unid 1 – Dispositivos lógicos programáveis | Sala de Aula, Projetor multimídia }} | ||
+ | {{Cl|3 |7/10 | 2,3 | Unid 1 – Dispositivos lógicos programáveis, uso do Quartus para identificar os dispositivos e implementação física de circuitos em DLP. | Sala de Aula, Projetor multimídia }} | ||
+ | {{Cl|4 |9/10 | 2,3 | Unid 2 – Introdução / motivação da linguagem DHL (VHDL) | Laboratório de Programação }} | ||
+ | {{Cl|5 |13/10 | 2 | Unid 2 – Estrutura do código LIBRARY, ENTITY , ARCHITECTURE | Sala de Aula, Projetor multimídia }} | ||
+ | {{Cl|6 |14/10 | 2,3 | Unid 2 – Exemplos em VHDL: Somador, DFF | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|7 |16/10 | 2,3 | Unid 2 – Exemplos em VHDL: Comparador/Somador, Decodificador de endereço genérico | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|8 |21/10 | 2,3 | Unid 3 – Tipos de dados: Objetos | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|9 |23/10 | 2,3 | Unid 3 – Libraries e Packages | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|10 |28/10 | 2,3 | Unid 3 – Classificação dos tipos, e Tipos Standard | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|11 |3/11 | 2 | Unid 3 – Tipo Standard Logic. Exemplos: Buffer tri-state | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|12 |4/11 | 2,3 | Unid 3 – Tipo Unsigned e Signed. Exemplos: Multiplicador, Tipo Ponto Fixo e Ponto Flutuante | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|13 |6/11 | 2,3 | Unid 3 – Tipos definidos pelo usuário: escalares e arrays. Records, Subtypes | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|14 |11/11 | 2,3 | Unid 3 – Conversão entre tipos, tipos qualificados, overloading | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|15 |13/11 | 2,3 | Unid 3 – Operadores predefinidos, atribuições, logicos, aritméticos, shift, concatenação. Overloading de operadores. | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|16 |17/11 | 2 | Unid 3 – Atributos de escalares e arrays, signals. Atributos definidos pelo usuário | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|17 |18/11 | 2,3 | Unid 3 – Atributos de sintese: enum_encoding, keep, preserve, noprune. Grupos, Alias | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|18 |20/11 | 2,3 | Avaliação 1 – Unidades 1 2 e 3 | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|19 |25/11 | 2,3 | Unid 4 – Código Concorrente. Exemplo: Multiplexador | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|20 |27/11 | 2,3 | Unid 4 – When Else, Select When, Exemplo ALU. Simulador QSIM | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|21 |1/12 | 2 | Unid 4 – Generate. Exemplo decodificador de endereço | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|22 |2/12 | 2,3 | Unid 4 – Circuitos aritméticos. Exemplo: Somador/subtrator. | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|23 |4/12 | 2,3 | Unid 4 – Código sequencial. Process, If. Exemplos: DFF com reset e clear, Contador | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|24 |9/12 | 2,3 | Unid 4 – Exemplo: Registrador de deslocamento. Wait | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|25 |10/12 | 2,3 | Unid 4 – Código sequencial. Process, If. Exemplos: DFF com reset e clear, Contador | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|26 |16/12 | 2,3 | Unid 4 - Loop. Exemplo: Somador, Leading Zeros | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|27 |18/12 | 2,3 | Unid 4 – Case. Conversor 7 segmentos | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|28 |22/12 | 2 | Unid 4 – Signal e Variable: Usos, diferenças | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|29 |23/12 | 2,3 | Unid 4 – Inferência de registradores | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|30 |3/2 | 2,3 | Unid 5 – Assert, Function e Procedure | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|31 |5/2 | 2,3 | Unid 5 – Component: Mapping, Instanciation | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|32 |16/2 | 2 | Avaliação 2 – Unidade 4 | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|33 |17/2 | 2,3 | Unid 5 – Package | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|34 |19/2 | 2,3 | Unid 5 – Exemplo de projeto hierárquico: | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|35 |24/2 | 2,3 | Unid 6 – Tipos de simulação | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|36 |26/2 | 2,3 | Unid 6 – Simulação funcional com ModelSim | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|37 |1/3 | 2 | Unid 6 – Outros tipos de simulação | Laboratório de Programação, QUARTUS}} | ||
+ | {{Cl|38 |2/3 | 2,3 | Unid 8 - Projeto, Simulação e Implementação de um sistema | Laboratório de Programação, QUARTUS e MODELSIM}} | ||
+ | {{Cl|39 |4/3 | 2,3 | Unid 8 - Projeto, Simulação e Implementação de um sistema | Laboratório de Programação, QUARTUS e MODELSIM}} | ||
+ | {{Cl|40 |9/3 | 2,3 | Unid 8 - Projeto, Simulação e Implementação de um sistema | Laboratório de Programação, QUARTUS e MODELSIM}} | ||
+ | {{Cl|41 |11/3 | 2 | Unid 8 - Projeto, Simulação e Implementação de um sistema | Laboratório de Programação, QUARTUS e MODELSIM}} | ||
+ | {{Cl|42 |12/3 | 3,3 | Unid 8 - Projeto, Simulação e Implementação de um sistema | Laboratório de Programação, QUARTUS e MODELSIM}} | ||
+ | {{Cl|43 |15/3 | 2,5 | Recuperação da Avaliação A1 e A2 | Laboratório de Programação, QUARTUS e MODELSIM}} | ||
+ | {{Cl|44 |16/3 | 2,3 | Unid 8 - Apresentação do Projeto, Simulação e Implementação de um sistema | Laboratório de Programação, QUARTUS e MODELSIM}} | ||
+ | {{cronograma-botton |98}} | ||
+ | {{collapse bottom}} | ||
+ | |||
+ | {{collapse top| Semestre 2015-1 - Prof. Marcos Moecke}} | ||
+ | {{Cronograma-top-aulas}} | ||
{{Cl|1 |5/2 | 2 | Aula inaugural, apresentação da disciplina | Sala de Aula, Projetor multimídia}} | {{Cl|1 |5/2 | 2 | Aula inaugural, apresentação da disciplina | Sala de Aula, Projetor multimídia}} | ||
{{Cl|2 |6/2 | 2 | Unid 1 – Dispositivos lógicos programáveis | Sala de Aula, Projetor multimídia}} | {{Cl|2 |6/2 | 2 | Unid 1 – Dispositivos lógicos programáveis | Sala de Aula, Projetor multimídia}} | ||
Linha 54: | Linha 261: | ||
{{collapse top| Semestre 2014-2 - Prof. Marcos Moecke}} | {{collapse top| Semestre 2014-2 - Prof. Marcos Moecke}} | ||
− | {{Cronograma-top}} | + | {{Cronograma-top-aulas}} |
{{Cl|1 |31/7 | 2 | Aula inaugural, apresentação da disciplina | Sala de Aula, Projetor multimídia}} | {{Cl|1 |31/7 | 2 | Aula inaugural, apresentação da disciplina | Sala de Aula, Projetor multimídia}} | ||
{{Cl|2 |5/8 | 2 | Cap1 – Dispositivos lógicos programáveis | Sala de Aula, Projetor multimídia}} | {{Cl|2 |5/8 | 2 | Cap1 – Dispositivos lógicos programáveis | Sala de Aula, Projetor multimídia}} |
Edição atual tal como às 19h01min de 7 de julho de 2017
Semestre 2017-2 - Prof. Marcos Moecke |
---|
Semestre 2017-1 - Prof. Marcos Moecke | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Semestre 2016-2 - Prof. Marcos Moecke | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Semestre 2016-1 - Prof. Marcos Moecke | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Semestre 2015-2 - Prof. Marcos Moecke | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Semestre 2015-1 - Prof. Marcos Moecke | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Semestre 2014-2 - Prof. Marcos Moecke | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|