Mudanças entre as edições de "DIG222802 2016 2"
Ir para navegação
Ir para pesquisar
(→Aulas) |
|||
Linha 125: | Linha 125: | ||
=Aulas= | =Aulas= | ||
− | :<span style="color:white; background:#4069e1;">'''AULA 1'''</span>[[DIG222802_AULA01 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 1'''</span>[[DIG222802_AULA01 | Dia 23/08/2016 - Aula Inaugural | Latches]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 2'''</span>[[DIG222802_AULA02 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 2'''</span>[[DIG222802_AULA02 | Dia 30/08/2016 - Flip-flops | Laboratório 1]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 3'''</span>[[DIG222802_AULA03 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 3'''</span>[[DIG222802_AULA03 | Dia 06/09/2016 - Contadores: Assíncronos]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 4'''</span>[[DIG222802_AULA04 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 4'''</span>[[DIG222802_AULA04 | Dia 13/09/2016 - Contadores: Síncronos]] |
− | :<span style="color:white; background:red;">'''AULA 5'''</span><span style="color:red;"> Dia | + | :<span style="color:white; background:red;">'''AULA 5'''</span><span style="color:red;"> Dia 20/09/2016 - Avaliação Teórica 1 (AT1) | Revisão: Contadores Síncronos</span> |
− | :<span style="color:white; background:#4069e1;">'''AULA 6'''</span>[[DIG222802_AULA05 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 6'''</span>[[DIG222802_AULA05 | Dia 27/09/2016 - Laboratório 2 (Relógio Digital)]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 7'''</span>[[DIG222802_AULA06 | Dia 10 | + | :<span style="color:white; background:#4069e1;">'''AULA 7'''</span>[[DIG222802_AULA06 | Dia XX/10/2016 - Entrega da AT1 | Discussão AP1 | Registradores]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 8'''</span>[[DIG222802_AULA07 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 8'''</span>[[DIG222802_AULA07 | Dia XX/10/2016 - Codificadores e Decodificadores]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 9'''</span>[[DIG222802_AULA08 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 9'''</span>[[DIG222802_AULA08 | Dia XX/10/2016 - Laboratório 3 (Registradores)]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 10'''</span>[[DIG222802_AULA09 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 10'''</span>[[DIG222802_AULA09 | Dia XX/10/2016 - Multiplexadores e Demultiplexadores]] |
− | :<span style="color:white; background:red;">'''AULA 11'''</span><span style="color:red;"> Dia | + | :<span style="color:white; background:red;">'''AULA 11'''</span><span style="color:red;"> Dia XX/10/2016 - Avaliação Teórica 2 (AT2) </span> |
− | + | :<span style="color:white; background:#4069e1;">'''AULA 12'''</span>[[DIG222802_AULA10 | Dia XX/10/2016 - Correção da AT2 | Memórias]] | |
− | :<span style="color:white; background:#4069e1;">'''AULA 12'''</span>[[DIG222802_AULA10 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 13'''</span>[[DIG222802_AULA11 | Dia XX/10/2016 - VHDL]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 13'''</span>[[DIG222802_AULA11 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 14'''</span>[[DIG222802_AULA12 | Dia XX/10/2016 - Laboratório de Simulação - Proteus]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 14'''</span>[[DIG222802_AULA12 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 15'''</span>[[DIG222802_AULA13 | Dia XX/10/2016 - Simulação do código VHDL (Modelsim)]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 15'''</span>[[DIG222802_AULA13 | Dia | + | :<span style="color:white; background:red;">'''AULA 16'''</span><span style="color:red;"> Dia XX/10/2016 - Avaliação Teórica 3 (AT3) - De MUX até VHDL </span> |
− | :<span style="color:white; background:red;">'''AULA 16'''</span><span style="color:red;"> Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 17'''</span>[[DIG222802_AULA14 | Dia XX/10/2016 - Correção da AT3 | Resultados Finais (antes da REC) | Introdução ao FPGA ]] |
− | :<span style="color:white; background:#4069e1;">'''AULA 17'''</span>[[DIG222802_AULA14 | Dia | + | :<span style="color:white; background:#4069e1;">'''AULA 18'''</span>[[DIG222802_AULA15 | Dia XX/10/2016 - Resultados Finais | Avaliação continuada | Fechamento do semestre]]<span style="color:red;"> '''Novo!'''</span> |
− | :<span style="color:white; background:#4069e1;">'''AULA 18'''</span>[[DIG222802_AULA15 | Dia | ||
Edição das 13h27min de 23 de agosto de 2016
Unidade Curricular: ELETRÔNICA DIGITAL II
Dados de Identificação
- Habilitação | Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)
- Carga Horária | 3612 horas
- Unidade Curricular | ELETRÔNICA DIGITAL II | Fase 2 | Código: DIG222802
- Período letivo atual | 2016/2
- Carga Horária | 72h | Teórica: 54h | Prática: 18h
- Pré-requisito | Eletrônica Digital I
Quadro de Avisos
Olá Estudantes!
Sejam muito bem vindos a página da WiKi da Unidade Curricular de Eletrônica Digital I.
Prof. Douglas A.
Plano de Ensino
Plano de Ensino da Disciplina | PE_DIG222802_2016-1
Horário
Horário | Segunda | Terça | Quarta | Quinta | Sexta |
---|---|---|---|---|---|
13:30 - 14:25 | DIG22802 | ||||
14:25 - 15:20 | DIG22802 | ||||
- | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o |
15:40 - 16:35 | DIG22802 | ||||
16:35 - 17:30 | DIG22802 | Atendimento | |||
17:30 - 18:30 | I n t e r v a l o | I n t e r v a l o | Atendimento | I n t e r v a l o | I n t e r v a l o |
18:30 - 19:25 | EDI18701 A-B | EDI18701 B | CEL18702 | ||
19:25 - 20:20 | EDI18701 A-B | EDI18701 B | CEL18702 | ||
- | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o | I n t e r v a l o |
20:40 - 21:35 | CEL18702 | EDI18701 A | PIS18702 | ||
21:35 - 22:30 | CEL18702 | EDI18701 A | PIS18702 |
Aulas
- AULA 1 Dia 23/08/2016 - Aula Inaugural | Latches
- AULA 2 Dia 30/08/2016 - Flip-flops | Laboratório 1
- AULA 3 Dia 06/09/2016 - Contadores: Assíncronos
- AULA 4 Dia 13/09/2016 - Contadores: Síncronos
- AULA 5 Dia 20/09/2016 - Avaliação Teórica 1 (AT1) | Revisão: Contadores Síncronos
- AULA 6 Dia 27/09/2016 - Laboratório 2 (Relógio Digital)
- AULA 7 Dia XX/10/2016 - Entrega da AT1 | Discussão AP1 | Registradores
- AULA 8 Dia XX/10/2016 - Codificadores e Decodificadores
- AULA 9 Dia XX/10/2016 - Laboratório 3 (Registradores)
- AULA 10 Dia XX/10/2016 - Multiplexadores e Demultiplexadores
- AULA 11 Dia XX/10/2016 - Avaliação Teórica 2 (AT2)
- AULA 12 Dia XX/10/2016 - Correção da AT2 | Memórias
- AULA 13 Dia XX/10/2016 - VHDL
- AULA 14 Dia XX/10/2016 - Laboratório de Simulação - Proteus
- AULA 15 Dia XX/10/2016 - Simulação do código VHDL (Modelsim)
- AULA 16 Dia XX/10/2016 - Avaliação Teórica 3 (AT3) - De MUX até VHDL
- AULA 17 Dia XX/10/2016 - Correção da AT3 | Resultados Finais (antes da REC) | Introdução ao FPGA
- AULA 18 Dia XX/10/2016 - Resultados Finais | Avaliação continuada | Fechamento do semestre Novo!
- Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto.
Atendimento paralelo
- O atendimento extra-classe aos alunos será realizado nas quartas-feiras das 16h30min às 18h30min.
Material de apoio
[1] Apostila de Eletrônica Digital (slides)