Análise e validação do funcionamento da recepção das mensagens PTPv2 pelo bloco de hardware HA1588
- Análise e validação do funcionamento da recepção das mensagens PTPv2 pelo bloco de hardware HA1588
- 1 Mário Allan Lehmkuhl de Abreu
- 2 Prof. Roberto de Matos
- 1 Estudante do Curso de Engenharia de Telecomunicações do Campus São José do IFSC
- 2 Professor da Área de Telecomunicações do Campus São José do IFSC
- Resumo
A sincronização de relógio é um problema clássico de sistemas distribuídos. Com a expansão de aplicações no campo de Internet of Things (IoT), cidades inteligentes, entre outras aplicações de uso intenso da rede Ethernet para sensoriamento e controle, o sincronismo preciso do relógio pode ter papel fundamental dependendo da aplicação. Cada cenário possui seus requisitos de sincronização de tempo e protocolos dedicados para suprir essa necessidade. No contexto da sincronização de circuitos digitais, vem se tornando popular o uso do padrão do Institute of Electrical and Electronic Engineers (IEEE) 1588-2008, conhecido também por IEEE 1588v2 ou Precision Time Protocol version 2 (PTPv2), o qual utiliza a Ethernet e o modelo principal-secundário na sincronização dos relógios a partir de troca de mensagens padronizadas. Adicionando o suporte de hardware ao protocolo, consegue-se alcançar uma precisão de nanosegundos no sincronismo de dois relógios separados por grandes distâncias, sendo uma solução de ótimo custo-benefício pois reaproveita a rede Ethernet. Para atingir tal precisão é necessário que os pacotes do protocolo com as mensagens PTPv2 sejam analisados assim que entram na interface de rede do equipamento, tarefa que só pode ser executada por um bloco específico de hardware para evitar a latência intrínseca adicionada pelos device drivers, sistema operacional e outras camadas de software. Dessa forma, esse trabalho propõe o estudo e a análise do bloco de hardware de código aberto HA1588, que implementa em Hardware Description Language (HDL) o protocolo IEEE 1588-2008. O objetivo é compreender como ocorre a recepção e identificação das mensagens do padrão e o processo de sincronização dos relógios entre dois sistemas. Assim, o bloco foi simulado por software e sintetizado em um kit de desenvolvimento em Field Programable Gate Array (FPGA) validando o seu funcionamento para posterior uso em projetos que envolvam a necessidade de sincronização dos relógios.
- Palavras-chave
IEEE-1588-2008. Recepção e identificação de mensagens PTPv2. Bloco de hardware HA1588. Linguagem de descrição de hardware. FPGA.
- Abstract
Clock synchronization is a classic issue in distributed systems. With the applications proliferation in the Internet of Things (IoT) domain, smart cities, among other uses that heavily rely on Ethernet networks for sensing and control, accurate clock synchronization can play a pivotal role depending on the application. Each scenario has time synchronization requirements and dedicated protocols to meet this need. In the context of digital circuit synchronization, the use of the Institute of Electrical and Electronics Engineers (IEEE) 1588-2008 standard has been becoming popular, also known as IEEE 1588v2 or Precision Time Protocol version 2 (PTPv2), which utilizes Ethernet and the master-slave model in clock synchronization through standardized message exchange. By incorporating hardware support into the protocol, it becomes possible to achieve nanosecond-level precision in synchronizing two clocks separated by long distances, offering an excellent cost-effective solution as it reuses the Ethernet network. To achieve such accuracy, a specific block of hardware must analyze the protocol package with PTPv2 messages as soon as they enter the network interface of the equipment, a task that can only be performed by a specific block of hardware to avoid the intrinsic latency added by the device drivers, operational system and other software layers. Thus, this work proposes the study and analysis of the HA1588 open-source hardware block, which implements the IEEE 1588-2008 protocol in Hardware Description Language (HDL). The goal is to comprehend how the reception and identification of standard messages occur, as well as the process of clock synchronization between two systems. As a result, the block was software simulated and synthesized on a Field-Programmable Gate Array (FPGA) development kit, validating its operation for subsequent use in projects that require clock synchronization.
- Keywords
IEEE-1588-2008. Reception and identification of PTPv2 messages. Block of hardware HA1588. Hardware description language. FPGA.
- Arquivos do TCC