Mudanças entre as edições de "Usuário:Lucas.lv"

Edição das 18h52min de 22 de setembro de 2015

Horários

<googlecalendar>?title=Hor%C3%A1rios%20-%20Lucas%20Lucindo%20Vieira&showNav=0&showPrint=0&showTabs=0&showCalendars=0&showTz=0&&height=600&wkst=2&bgcolor=%23FFFFFF&src=l4i7eehpi9ota1bgm936hpddrk%40group.calendar.google.com&mode=WEEK&color=%23182C57&ctz=America%2FSao_Paulo" style=" border-width:2 " width="800" height="450" frameborder="0" scrolling="no"></googlecalendar>

Projetos

Implementação de Sistemas de Telecomunicações Digitais Utilizando Simulink e HDL Coder

Página do projeto:- Implementação de Sistemas de Telecomunicações Digitais Utilizando Simulink e HDL Coder.

Professor orientador - Marcos Moecke

Reunião Semanal de Orientação - Quinta-feira das 10h30 as 11h45.

Orientações

Formatar a pagina do projeto baseado em [1]
Estudar os PLDs e VHDL (Cap 18 e 19 do Pedroni).
Ler o Projeto enviado pelo Email
Ler o artigo "FPGA Implementation of a Hybrid Sensorless Control of SMPMSM in the Whole Speed Range" focado na parte do HDL Coder.
Para os estudos de VHDL utilizar o software Quartus II, usando o Acesso ao IFSC-CLOUD
Seguir o Tutorial da Altera sobre o Quartus II - Programação VHDL
Seguir o Tutorial da Altera sobre o Quartus II - Simulação com QSIM
Pegar CD para formatar a máquina
Aprender a programar o KIT FPGA [2], e configurar o computador [3].
Estudar o Modelsim para utilizar posteriormente na simulação do código VHDl gerado pelo Matlab [4] e [5]
Estudar o HDL Coder para matlab [6] - Aula 34 e 35 (9 e 10 jun)
Estudar o HDL Coder para Simulink [7], [8].
Criar login na Mathworks.

Emprestimos

PEDRONI, Volnei A. Circuit Design with VHDL; ed. [S.l]:MIT, 2004. p. ISBN 9780262162241
Kit Educadional DE0-Nano
CD instalação do UBUNTU 14.04 64 bits.

Lembretes pessoais

Criar uma tabela comparativa entre os blocos

Relatórios semanais de atividades

Relatórios de agosto

Relatório semanal de atividades - 03/08/15 - 07/08/15

Dia 03/08:
- Formatação da página do projeto
- Leitura do Cap 18 (Pedroni)
- Leitura do projeto
- Estudo complementar baseado em:
  - https://www.youtube.com/watch?v=80slhBSl4VQ&list=PLQ4bYmp0mquJEx7wLG8E8t3Un7GW5Z3pm&index=2
- Inicio Cap 19 (Pedroni)

Dia 04/08:
- Continuação do Cap 19 (Pedroni)
- Estudo complementar baseado em:
  - https://www.youtube.com/watch?v=2usqQE7ZQP8&list=PLQ4bYmp0mquJEx7wLG8E8t3Un7GW5Z3pm&index=5
  - https://www.youtube.com/watch?v=CpDiyF0GyDs&list=PLQ4bYmp0mquJEx7wLG8E8t3Un7GW5Z3pm&index=6
  - Roberto d'Amore, VHDL Descrição e Síntese de Circuitos Digitais. 2º edição.
- Adoção do cronograma de atividades de DLP 1 (2015-1) por organização. Disponível em: Cronograma

Dia 05/08:
- Continuação do Cap 19 (Pedroni)
- Implementação de circuitos lógicos básicos para fixação de entidade e arquitetura

Dia 06/08:
- Continuação do Cap 19 (Pedroni)
- Estudo complementar baseado em:
  - http://vhdl.com.br/site/

Dia 07/08:
- Continuação do Cap 19 (Pedroni)

Relatório semanal de atividades - 10/08/15 - 14/08/15

Dia 10/08:
- ---- Reposição no dia 11 ----
Dia 11/08:
- Inicio das leituras dos tutorias do Quartus (Via IFSC-CLOUD)
- Continuação do Cap 19 (Pedroni)
- Aplicação dos exemplos do capítulo 19
- Aplicação de outros circuitos lógicos simples
Dia 12/08:
- Continuação dos tutoriais do Quartus (Via IFSC-CLOUD)
Dia 13/08:
- Continuação dos tutoriais do Quartus (Via IFSC-CLOUD)
Dia 14/08:
- Finalização dos tutoriais do Quartus (Via IFSC-CLOUD)
- Formatação da máquina
- Início da programação na FPGA
- Criação do login na Mathworks

Relatório semanal de atividades - 17/08/15 - 21/08/15

Dia 17/08:
- Leitura do livro "Circuit Design and Simulation with VHDL"
- Inicio do tutorial do ModelSim [9]
- Estudo complementar baseado em:
  - https://www.youtube.com/watch?v=Z8whdGa7RtY
Dia 18/08:
- Finalização do tutorial do ModelSim [10]
- Leituras complementares indicadas em [11] aula 31.
- Início de leitura do cap 10 do livro "Circuit Design and Simulation with VHDL"
Dia 19/08:
- ---- Reposição no dia 20 ----
Dia 20/08:
- Criação de um login na Mentor Graphics
- Estudo do ModelSim baseado em um vídeo da Mentor Graphics [12]
- Início do tutorial [13]
- Leitura do quick guide disponível em [14]
- Início do estudo sobre testbenches (baseado no livro "Circuit Design and Simulation with VHDL")
- Estudos do dia baseados em:
  - http://www.alterawiki.com/uploads/d/d2/Testbenches_public.pdf
  - http://www.doulos.com/knowhow/perl/testbench_creation/
  - http://www.xilinx.com/itp/xilinx10/isehelp/ise_c_simulation_test_bench.htm
  - Primeiras impressões da interface do simulink, matlab e HDL coder (via CLOUD)

Relatório semanal de atividades - 24/08/15 - 28/08/15

Dia 24/08:
- Continuação do tutorial [15]
- Estudo do HDL coder e simulink
Dia 25/08:
- Leitura "Circuit design and simulation with VHDL
- Estudo baseado em:
  - https://www.youtube.com/watch?v=AnUkGqXcqBI
  - https://www.youtube.com/watch?v=BbEJcXv1Zgc
Dia 26/08:
- Compreender melhor matlab, baseado em:
  - Playlist: https://www.youtube.com/watch?v=wqxwIk3vzkI&index=1&list=PL7CAABC40B2825C8B
  - Tópicos abordados:
  - Getting Started with MATLAB
  - Working in the Development Environment
  - Writing a MATLAB Program
  - Working with Arrays in MATLAB
  - Introducing Structures and Cell Arrays
  - Introducing MATLAB Fundamental Classes (Data Types)
  - Using Basic Plotting Functions
  - Creating a Basic Plot Interactively
- Leitura do help do simulink
- Outros tópicos abordados:
  - https://www.youtube.com/watch?v=0UYDLEN7EgM
Dia 27/08:
- Pesquisa de livros úteis para a pesquisa.
- Organização de metas
- lembrete: livros a serem discutidos com o professor'
  - MATLAB for Dummies ([16]) ([17])
  - What Every Engineer Should Know about MATLAB® and Simulink® [18]
Dia 28/08:

Relatório semanal de atividades - 31/08/15 - 4/09/15

Dia 31/08:
- Estudo HDL coder
  - Gerar código VHDL usando o simulink.
    - Foi gerado um código simples, simulando uma função transferência de um somador utilizando AmpOp
Dia 01/08:
- Continuação HDL coder
  - Estudo do workflow advisor
  - Conversão para ponto fixo
Dia 02/08:
- HDL coder
Dia 03/08:
- Continuação HDL coder
- início HDL verifier
- Pesquisa de blocos exemplo
Dia 04/08:
- Continuação HDL coder
- continuação HDL verifier

Relatório semanal de atividades - 07/09/15 -11/09/15
Dia 07/09: Feriado Dia 08/08: Continuação HDL coder continuação HDL verifier Dia 09/08: Continuação HDL coder continuação HDL verifier Dia 10/08: Continuação HDL coder continuação HDL verifier Gerar TB e simular do vsim Dia 11/08: Continuação

Relatório semanal de atividades - 14/09/15 -18/09/15
Dia 14/08: Continuação dos tutoriais e uso do Vsim para simulador os códigos gerados Dia 15/08: Pesquisa sobre Communications System Toolbox Procura de novas literaturas Dia 16/08: Tutoriais Communications System Toolbox Dia 17/08: Estudo sobre Communications System Toolbox http://www.mathworks.com/help/comm/ref/bernoullibinarygenerator.html

Relatório semanal de atividades - 21/09/15 -25/09/15
Dia 21/08: Leitura do help sobre suporte HDL coder Dia 22/08: Criação das tabelas de comparação - Simulink