Usuário:Lucas.lv

<googlecalendar>? title=Hor%C3%A1rios%20-%20Lucas%20Lucindo%20Vieira&height=600&wkst=2&bgcolor=%23ffffff&src=l4i7eehpi9ota1bgm936hpddrk%40group.calendar.google.com&color=%23711616&ctz=America%2FSao_Paulo" style=" border-width:0 " width="800" height="600" frameborder="0" scrolling="no"></googlecalendar>

<googlecalendar>?title=Hor%C3%A1rios%20-%20Lucas%20Lucindo%20Vieira&showNav=0&showPrint=0&showTabs=0&showCalendars=0&showTz=0&&height=600&wkst=2&bgcolor=%23FFFFFF&src=l4i7eehpi9ota1bgm936hpddrk%40group.calendar.google.com&mode=WEEK&color=%23182C57&ctz=America%2FSao_Paulo" style=" border-width:2 " width="800" height="450" frameborder="0" scrolling="no"></googlecalendar>

Implementação de Sistemas de Telecomunicações Digitais Utilizando Simulink e HDL Coder

Página do projeto:- Implementação de Sistemas de Telecomunicações Digitais Utilizando Simulink e HDL Coder. Professor orientador - Marcos Moecke Reunião Semanal de Orientação - Quinta-feira das 10h30 as 11h45. Orientações Formatar a pagina do projeto baseado em [1] Estudar os PLDs e VHDL (Cap 18 e 19 do Pedroni). Ler o Projeto enviado pelo Email Ler o artigo "FPGA Implementation of a Hybrid Sensorless Control of SMPMSM in the Whole Speed Range" focado na parte do HDL Coder. Para os estudos de VHDL utilizar o software Quartus II, usando o Acesso ao IFSC-CLOUD Seguir o Tutorial da Altera sobre o Quartus II - Programação VHDL Seguir o Tutorial da Altera sobre o Quartus II - Simulação com QSIM Relatórios semanais de atividades Relatório semanal de atividades - 03/08/15 - 07/08/15 Dia 03/08: Formatação da página do projeto Leitura do Cap 18 (Pedroni) Leitura do projeto Estudo complementar baseado em: https://www.youtube.com/watch?v=80slhBSl4VQ&list=PLQ4bYmp0mquJEx7wLG8E8t3Un7GW5Z3pm&index=2 Inicio Cap 19 (Pedroni) Dia 04/08: Continuação do Cap 19 (Pedroni) Estudo complementar baseado em: https://www.youtube.com/watch?v=2usqQE7ZQP8&list=PLQ4bYmp0mquJEx7wLG8E8t3Un7GW5Z3pm&index=5 https://www.youtube.com/watch?v=CpDiyF0GyDs&list=PLQ4bYmp0mquJEx7wLG8E8t3Un7GW5Z3pm&index=6 Roberto d'Amore, VHDL Descrição e Síntese de Circuitos Digitais. 2º edição. Adoção do cronograma de atividades de DLP 1 (2015-1) por organização. Disponível em: Cronograma