Mudanças entre as edições de "SST20707-2013-1"

@@ Linha 1: / Linha 1: @@
-= Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2 =
-'''Professor:''' [[Roberto de Matos]]
-<!--<br>'''Lista de email (forum):''' sst-csttel@googlegroups.com-->
-<br>'''Encontros:''' 3ª feira 9:40 e 6ª feira 7:30
-<br>'''Atendimento paralelo:''' 4ª feira das 13:30 às 15:20.
-* [[Síntese de Sistemas de Telecomunicações |Ementa e referências bibliográficas]]
-== Assuntos trabalhados ==
-*[[Introdução aos dispositivos lógicos programáveis]]
-*[[Introdução à tecnologia FPGA ]]
-*[[Introdução a linguagem VHDL]]
-= Aula 1: Apresentação =
-* Apresentação do professor.
-* Apresentação dos alunos: Nome, perfil, preferências, etc.
-* Apresentação da disciplina: conteúdo, bibliografia e avaliação.
-* Aula Introdutória:
-** Por que dispositivos lógicos programáveis?
-** Histórico
-* Para próxima aula: Leitura das seções 19.1 e 19.2 do Pedroni.

Edição das 17h50min de 19 de agosto de 2013