Edição das 22h45min de 15 de agosto de 2013

Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2

Professor: Roberto de Matos (roberto.matos@ifsc.edu.br)
Encontros: 3a feira/9:40, 6a feira/7:30
Atendimento paralelo: 4a de 13:30 às 15:20.

Ementa e referências bibliográficas

Aula 1: Apresentação

Apresentação do professor.
Apresentação da disciplina: conteúdo, bibliografia e avaliação.
Apresentação dos alunos: Nome, perfil, preferências, etc.
Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico

@@ Linha 1: / Linha 1: @@
-{{DivulgueEngtelecom}}
 = Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2 =
@@ Linha 10: / Linha 7: @@
 * [[Síntese de Sistemas de Telecomunicações |Ementa e referências bibliográficas]]
-<!--
-== Atividades de Avaliação ==
-*'''Atividade 3 - Projeto de decodificador de BCD para 7 segmentos'''.  Implementar a arquitetura em 4 versões: lógica pura, código concorrente, código sequencial, e memória ROM.  Deve ser usado uma única entidade com 4 arquiteturas.
-:*Enviar o arquivo .qar e o arquivo de teste .do para moecke@ifsc.edu.br até dia 7/mai/2012.
-:*Assunto do email: SST-PRJ3_Nome_Aluno
-*'''Atividade 4 - Projeto de relógio HH:MM:SS com conversor para 7 segmentos'''.  Implementar um relógio usando contadores binários de 0 a 59 e projeto estrutural, reutilizando códigos anteriores.  O projeto deve ser feito com o diagrama esquemático, e testado inicialmente no ModelSim.  Após os testes, o projeto deverá ser implementado no kit de desenvolvimento indicado pelo professor.
-:*Enviar o arquivo .qar, .bdf e o arquivo de teste .do(ou tb_XXX.vhdl) para moecke@ifsc.edu.br até dia 22/05/2012.
-:*Assunto do email: SST-PRJ4_Nome_Aluno
-*'''Atividade 5 - Projeto de Gerador de Sinal Analógico Arbitrário '''.  Implementar um  gerador a partir de um sinal arbitário armazenado em memória, com controle de duração do sinal através de chaves (+ e -), e inserção de eco com determinação do tempo de eco e atenuação. O projeto deve ser estrutural, preferencialmente reutilizando códigos anteriores.  O projeto deve ser feito com o diagrama esquemático, e testado inicialmente no ModelSim.  Após os testes, o projeto deverá ser implementado no kit de desenvolvimento indicado pelo professor.
-:*Enviar o arquivo .qar, .bdf e o arquivo de teste .do(ou tb_XXX.vhdl) para moecke@ifsc.edu.br até dia 09/07/2012.
-:*Assunto do email: SST-PRJ5_Nome_Aluno
-:*Trabalho em equipe: Diogo + Murilo; Vitor + Bruno; André + Adriano; Aline + Alexandre;
-:*Trabalho individual: Gustavo; Christiane; Emanuel; Felipe;
-:* Cada membro da equipe deverá conhecer cada bloco do sistema, pois será feita uma avaliação sobre o sistema implementado.
--->
 = Aula 1: Apresentação =
@@ Linha 37: / Linha 16: @@
 ** Por que dispositivos lógicos programáveis?
 ** Histórico
-{{POTEL}}
-{{Curso Sup 36}}

Mudanças entre as edições de "SST20707-2013-1"

Edição das 22h45min de 15 de agosto de 2013

Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2

Aula 1: Apresentação

Menu de navegação

Pesquisa