Mudanças entre as edições de "SST20707-2013-1"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 12: Linha 12:
  
  
 +
<!--
 +
== Atividades de Avaliação ==
  
−
== Atividades de Avaliação ==
 
−
<!--
 
 
*'''Atividade 3 - Projeto de decodificador de BCD para 7 segmentos'''.  Implementar a arquitetura em 4 versões: lógica pura, código concorrente, código sequencial, e memória ROM.  Deve ser usado uma única entidade com 4 arquiteturas.   
 
*'''Atividade 3 - Projeto de decodificador de BCD para 7 segmentos'''.  Implementar a arquitetura em 4 versões: lógica pura, código concorrente, código sequencial, e memória ROM.  Deve ser usado uma única entidade com 4 arquiteturas.   
 
:*Enviar o arquivo .qar e o arquivo de teste .do para moecke@ifsc.edu.br até dia 7/mai/2012.  
 
:*Enviar o arquivo .qar e o arquivo de teste .do para moecke@ifsc.edu.br até dia 7/mai/2012.  
Linha 28: Linha 28:
 
:* Cada membro da equipe deverá conhecer cada bloco do sistema, pois será feita uma avaliação sobre o sistema implementado.
 
:* Cada membro da equipe deverá conhecer cada bloco do sistema, pois será feita uma avaliação sobre o sistema implementado.
 
-->
 
-->
−
== Assuntos trabalhados ==
 
−
*[[Introdução aos dispositivos lógicos programáveis]]
 
−
*[[Introdução à tecnologia FPGA ]]
 
−
*[[Introdução a linguagem VHDL]]
 
−
*[[Estrutura da linguagem]]
 
−
*[[Códigos VHDL para uso nas Aulas]]
 
−
*[[Aritmética com vetores em VDHL]]
 
−
*[[Geração automática de TestBench para projetos VHDL]]
 
−
*[[Inicialização de memória com arquivos .MIF e .HEX]]
 
−
*[[Exemplo de uso de memória para a geração de sinais]]
 
−
**[[Tipos de dados no VHDL]];
 
−
**Processos
 
−
**Hierarquia
 
−
*[[Aritmética computacional]]
 
−
*[[Alguns Exemplos de VHDL]]
 
−
:* http://en.wikibooks.org/wiki/VHDL_for_FPGA_Design
 
−
:* http://fpgacenter.com/digit_dsgn/index.php
 
−
:* http://fpga-dsp-scratch.blogspot.com.br/2008/08/vhdl-part-29-priority-encoder.html
 
−
 
−
*[[Uso de kits e ferramentas de desenvolvimento]]
 
−
**Quartus (Altera)
 
−
**DSP Buider (Altera)
 
−
**DSP Development Kit, Stratix II Edition (Altera)
 
−
:::[[Instalação de driver USB para programação via JTAG de FPGA ALTERA]] - Deve ser feito uma vez na maquina onde será usado o programador da ALTERA (Embutido no Quartus II)
 
−
:::[http://www.altera.com/products/devkits/altera/kit-dsp-2S60.html Página da Altera]
 
−
:::[[Media:ug_P25-36008-00_SII_DSP_UserGuide.pdf | Getting Started User Guide]]
 
−
:::[[Media:DS-S29804.pdf |Stratix II EP2S60 DSP - Development Board]]
 
−
:::[http://www.altera.com/literature/ds/archives/es_strii_dsp_dev_kit-V1-0-0.pdf Folha de Errata da Documentação]
 
−
:::[[Arquivo qsf com pinagens dos kits da ALTERA]]
 
−
 
−
 
−
**Kit de desenvolvimento [http://www.altera.com/education/univ/materials/boards/de0/unv-de0-board.html?GSA_pos=1&WT.oss_r=1&WT.oss=de0 DE0], [http://www.altera.com/education/univ/materials/boards/de1/unv-de1-board.html?GSA_pos=1&WT.oss_r=1&WT.oss=de1 DE1], [http://www.altera.com/education/univ/materials/boards/de2/unv-de2-board.html?GSA_pos=1&WT.oss_r=1&WT.oss=de2 DE2], [[DE0-Nano]]
 
−
::A Altera disponibiliza os arquivos de configuração .qsf para estes kits [[Media:DE0.txt | DE0]], [[Media:DE1.txt | DE1]] e [[Media:DE2.txt | DE2]]
 
−
<!--
 
−
**ISE (Xilinx)
 
−
**System Generator (Xilinx)
 
−
**SPARTAN 3E (Xilinx)
 
−
**XUP VIRTEX  II Pro (Xilinx) -->
 
−
*[[Projetos em VHDL e DSP]]
 
−
 
−
== Links de auxílio ==
 
−
===Referencias On-line===
 
−
*[http://tams-www.informatik.uni-hamburg.de/vhdl/doc/cookbook/VHDL-Cookbook.pdf VHDL Cookbook]
 
−
*[http://www.altera.com/support/examples/vhdl/vhdl.html Exemplos de VHDL] - ALTERA.
 
−
*[http://www.seas.upenn.edu/~ese171/vhdl/vhdl_primer.html VHDl Primer] - University of Pennsylvania
 
−
*[[Quartus - Como inicializar uma memória usando arquivos .mif]].
 
−
*[[media:tutorial_quartusii_intro_vhdl.pdf | Tutorial Quartus II - Introdução ao VHDL]]
 
−
*[http://www.altera.com/literature/hb/qts/quartusii_handbook.pdf Handbook do Quartus2]
 
−
*[http://quartushelp.altera.com/current/ Help do Quartus2]
 
−
*[http://quartushelp.altera.com/10.1/mergedProjects/quartus/gl_quartus_welcome.htm Quartus Welcome]
 
−
*[[Problemas na execução do Quartus/Modelsim-Altera]]
 
−
 
−
===Dispositivos DSP===
 
−
*[http://focus.ti.com/dsp/docs/dsphome.tsp?sectionId=46&DCMP=TIHeaderTracking&HQS=Other+OT+hdr_p_dsp Texas Instruments]
 
−
*Motorola
 
−
*[http://www.analog.com/en/embedded-processing-dsp/processors/index.html Analog Devices]
 
−
 
−
===Dispositivos FPGA===
 
−
*[http://www.altera.com/ Altera]
 
−
*[http://www.xilinx.com/technology/logic/index.htm Xilinx]
 
−
*[http://www.atmel.com/products/fpga/default.asp Atmel]
 
−
 
−
===Dispositivos PLD===
 
−
===Dispositivos CPLD===
 
−
===Simulador Modelsim===
 
−
*[http://model.com/content/modelsim-pe-simulation-and-debug Site Mentor Graphics] - Software Version 10.0
 
−
:*[http://www.mentor.com/products/fv/multimedia/overview/modelsim-demo-overview-34d471dc-cb74-400b-be98-5a81213cf45a Demo]
 
−
:*[[Media:modelsim_tut.pdf |ModelSim® Tutorial]]
 
−
:*[[Media:modelsim_pe_ref.pdf |ModelSim® Reference Manual]]
 
−
:*[[Media:modelsim_pe_user.pdf |ModelSim® User’s Manual]]
 
−
:*[[Media:m_qk_guide.pdf |ModelSim® Quick Guide]]
 
−
*[http://tmml.sourceforge.net/doc/tcl/ Tcl Reference Manual]
 
−
** Alguns comandos úteis:
 
−
::: force
 
−
::: [http://tmml.sourceforge.net/doc/tcl/for.html for]
 
−
::: addwave
 
−
 
−
===Novas Tecnologias===
 
−
*[http://www.lightreading.com/document.asp?doc_id=188510 SpaceTime da Tabula]
 
−
*[http://www.mitrionics.com/?page=mitrion-virtual-processor Mitrion Virtual Processor]
 
−
===Referencia para VHDL===
 
−
*[http://www.cs.umbc.edu/portal/help/VHDL/stdpkg.html Standard VHDL Packages]
 
−
*[http://www.cs.umbc.edu/portal/help/VHDL/reserved.html Palavras reservadas]
 
  
−
==[[Grupos de Discussão em Telecomunicações]]==
+
= Aula 1: Apresentação =
  
−
==[[Síntese de Sistemas de Telecomunicações (trabalhos) | Trabalhos de alunos]]==
+
* Apresentação do professor.
 +
* Apresentação da disciplina: conteúdo, bibliografia e avaliação.
 +
* Apresentação dos alunos: Nome, perfil, preferências, etc.
 +
* Aula Introdutória:
 +
** Por que dispositivos lógicos programáveis?
 +
** Histórico
  
−
== Links Externos ==
 
  
 
{{POTEL}}
 
{{POTEL}}
 
{{Curso Sup 36}}
 
{{Curso Sup 36}}

Edição das 22h42min de 15 de agosto de 2013

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES



Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2

Professor: Roberto de Matos (roberto.matos@ifsc.edu.br)
Encontros: 3a feira/9:40, 6a feira/7:30
Atendimento paralelo: 4a de 13:30 às 15:20.


Aula 1: Apresentação

  • Apresentação do professor.
  • Apresentação da disciplina: conteúdo, bibliografia e avaliação.
  • Apresentação dos alunos: Nome, perfil, preferências, etc.
  • Aula Introdutória:
    • Por que dispositivos lógicos programáveis?
    • Histórico




VOLTAR para o Portal de Telecomunicações
Grade do Curso Superior de Tecnologia em Sistemas de Telecomunicações
Horários
Disponível em “https://wiki.sj.ifsc.edu.br/index.php?title=SST20707-2013-1&oldid=57661”