Mudanças entre as edições de "SST-CSTTel (página)"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 7: Linha 7:
 
:*Assunto do email: SST-PRJ3_Nome_Aluno
 
:*Assunto do email: SST-PRJ3_Nome_Aluno
 
*'''Atividade 4 - Projeto de relógio HH:MM:SS com conversor para 7 segmentos'''.  Implementar um relógio usando contadores binários de 0 a 59 e projeto estrutural, reutilizando códigos anteriores.  O projeto deve ser feito com o diagrama esquemático, e testado inicialmente no ModelSim.  Após os testes, o projeto deverá ser implementado no kit de desenvolvimento indicado pelo professor.
 
*'''Atividade 4 - Projeto de relógio HH:MM:SS com conversor para 7 segmentos'''.  Implementar um relógio usando contadores binários de 0 a 59 e projeto estrutural, reutilizando códigos anteriores.  O projeto deve ser feito com o diagrama esquemático, e testado inicialmente no ModelSim.  Após os testes, o projeto deverá ser implementado no kit de desenvolvimento indicado pelo professor.
:*Enviar o arquivo .qar e o arquivo de teste .do para moecke@ifsc.edu.br até dia XX/XX/2012.  
+
:*Enviar o arquivo .qar, .bdf e o arquivo de teste .do(ou tb_XXX.vhdl) para moecke@ifsc.edu.br até dia XX/XX/2012.  
 
:*Assunto do email: SST-PRJ4_Nome_Aluno
 
:*Assunto do email: SST-PRJ4_Nome_Aluno
  

Edição das 13h48min de 14 de maio de 2012

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES


Ementa e referências bibliográficas

Atividades de Avaliação

  • Atividade 3 - Projeto de decodificador de BCD para 7 segmentos. Implementar a arquitetura em 4 versões: lógica pura, código concorrente, código sequencial, e memória ROM. Deve ser usado uma única entidade com 4 arquiteturas.
  • Enviar o arquivo .qar e o arquivo de teste .do para moecke@ifsc.edu.br até dia 7/mai/2012.
  • Assunto do email: SST-PRJ3_Nome_Aluno
  • Atividade 4 - Projeto de relógio HH:MM:SS com conversor para 7 segmentos. Implementar um relógio usando contadores binários de 0 a 59 e projeto estrutural, reutilizando códigos anteriores. O projeto deve ser feito com o diagrama esquemático, e testado inicialmente no ModelSim. Após os testes, o projeto deverá ser implementado no kit de desenvolvimento indicado pelo professor.
  • Enviar o arquivo .qar, .bdf e o arquivo de teste .do(ou tb_XXX.vhdl) para moecke@ifsc.edu.br até dia XX/XX/2012.
  • Assunto do email: SST-PRJ4_Nome_Aluno

Assuntos trabalhados

Página da Altera
Getting Started User Guide
Stratix II EP2S60 DSP - Development Board
Arquivo de configuração .qsf
Folha de Errata da Documentação
A Altera disponibiliza os arquivos de configuração .qsf para estes kits DE0, DE1 e DE2

Links de auxílio

Referencias On-line

Dispositivos DSP

Dispositivos FPGA

Dispositivos PLD

Dispositivos CPLD

Simulador Modelsim

force
for
addwave

Novas Tecnologias

Referencia para VHDL

Grupos de Discussão em Telecomunicações

Trabalhos de alunos

Links Externos



VOLTAR para o Portal de Telecomunicações
Grade do Curso Superior de Tecnologia em Sistemas de Telecomunicações
Horários